第三章 測 定
3.2 p チャネル MOSFET
3.2.1 ドレイン電流特性
pチャネルMOSFETの特性を全体的に把握するために、ドレイン電圧VDを
変化させたときのドレイン電流特性を測定した。測定した素子はチャネル幅W が4µm、酸化膜厚TOXが20nmである。ゲート電圧VGは0〜-5Vの間を-1Vス テップに変化させた。測定結果を図3.3（a）〜（f）に示す。これらの図では、
横軸がドレイン電圧VD[V]、縦軸がドレイン電流ID[A]である。素子 A には Lgate=0.7、1.5、2.0µmが、素子 B にはLgate=0.6、0.8、1.0µmの p チャネル
MOSFET封入されている。
-1.0E-03 -8.0E-04 -6.0E-04 -4.0E-04 -2.0E-04 0.0E+00
0 -1 -2 -3 -4 -5 -6 -7 -8
Vd[V]
Id[A]
Vg=0[V] Vg=-1[V] Vg=-2[V]
Vg=-3[V] Vg=-4[V] Vg=-5[V]
図3.3（a） 素子A（Lgate=0.7µm)のVD−ID特性
-4.0E-04
-3.0E-04
-2.0E-04
-1.0E-04
0.0E+00
0 -1 -2 -3 -4 -5 -6 -7 -8
Vd[V]
Id[A]
Vg=0[V] Vg=-1[V] Vg=-2[V]
Vg=-3[V] Vg=-4[V] Vg=-5[V]
図3.3（b） 素子A（Lgate=1.5µm)のVD−ID特性
-3.0E-04
-2.0E-04
-1.0E-04
0.0E+00
0 -1 -2 -3 -4 -5 -6 -7 -8
Vd[V]
Id[A]
Vg=0[V] Vg=-1[V] Vg=-2[V]
Vg=-3[V] Vg=-4[V] Vg=-5[V]
図3.3（c） 素子A（Lgate=2.0µm)のVD−ID特性
-1.4E-03 -1.2E-03 -1.0E-03 -8.0E-04 -6.0E-04 -4.0E-04 -2.0E-04 0.0E+00
0 -1 -2 -3 -4 -5 -6 -7 -8
Vd[V]
Id[A]
Vg=0[V] Vg=-1[V] Vg=-2[V]
Vg=-3[V] Vg=-4[V] Vg=-5[V]
図3.3（d） 素子B（Lgate=0.6µm)のVD−ID特性
-1.0E-03 -8.0E-04 -6.0E-04 -4.0E-04 -2.0E-04 0.0E+00
0 -1 -2 -3 -4 -5 -6 -7 -8
Vd[V]
Id[A]
Vg=0[V] Vg=-1[V] Vg=-2[V]
Vg=-3[V] Vg=-4[V] Vg=-5[V]
図3.3（e） 素子B（Lgate=0.8µm)のVD−ID特性
-6.0E-04
-4.0E-04
-2.0E-04
0.0E+00
0 -1 -2 -3 -4 -5 -6 -7 -8
Vd[V]
Id[A]
Vg=0[V] Vg=-1[V] Vg=-2[V]
Vg=-3[V] Vg=-4[V] Vg=-5[V]
図3.3（f） 素子B（Lgate=1.0µm)のVD−ID特性
図3.3 の測定結果より、VD−ID特性は正常な形状を示している。また、チャ ネル長が大きくなるとドレイン電流減少している。したがって試料のpチャネ
ルMOSFETは正常に動作していることが確認できる。
3.2.2 しきい値電圧
p チャネル MOSFET のしきい値電圧を測定した。半導体パラメータ・アナ
ライザでのしきい値電圧測定方法を以下に示す。
1. ソース電圧（VS）を 0V、ドレイン電圧（VD）が-50mV にしてVG−ID特 性をとる。
2. ゲート電圧（VG）をX 軸、ドレイン電流（ID）をY１軸、
G D
V I
∂
∂ をY２軸
にそれぞれ割り当てる。
3. IDカーブの傾きが最大となる点を、
G D
V I
∂
∂ カーブの最大点を見つけることに
よって求める。
4. IDカーブに上記で得られた点における接線を引く。
5. 接線とX軸との交点を読みとり、これをしきい値電圧（VTh）とする。
上記の方法で、基板電圧VSUBは0〜5Vの間を1Vステップに変化させた。し きい値電圧VThの測定結果を表 3.2（a）、（b）に示す。また、VThのチャネル長 依存性を図3.4（a）、（b）に示す。これらの図では、横軸がチャネル長Lgate[µm]、 縦軸がしきい値電圧VTh[V]である。
表3.2（a） 素子Aのしきい値電圧VTh[V]
VSUB[V]
Lgate[µm] 0 1 2 3 4 5
0.7 -1.16 -1.23 -1.29 -1.35 -1.40 -1.43 1.5 -1.26 -1.36 -1.45 -1.53 -1.59 -1.63 2.0 -1.30 -1.40 -1.50 -1.55 -1.61 -1.69
表3.2（b） 素子Bのしきい値電圧VTh[V]
VSUB[V]
Lgate[µm] 0 1 2 3 4 5
0.6 -0.87 -0.93 -0.98 -1.02 -1.05 -1.08 0.8 -1.04 -1.11 -1.17 -1.21 -1.25 -1.29 1.0 -1.16 -1.26 -1.32 -1.38 -1.42 -1.47
-1.8 -1.7 -1.6 -1.5 -1.4 -1.3 -1.2 -1.1 -1.0
0.0 0.5 1.0 1.5 2.0 2.5
Lgate[μm]
Vth[V]
Vsub=0[V] Vsub=1[V] Vsub=2[V]
Vsub=3[V] Vsub=4[V] Vsub=5[V]
図3.4（a） 素子Aのしきい値電圧のチャネル長依存性
-1.6 -1.5 -1.4 -1.3 -1.2 -1.1 -1.0 -0.9 -0.8 -0.7
0.5 0.6 0.7 0.8 0.9 1.0 1.1
Lgate[μm]
Vth[V]
Vsub=0[V] Vsub=1[V] Vsub=2[V]
Vsub=3[V] Vsub=4[V] Vsub=5[V]
図3.4（b） 素子Bのしきい値電圧のチャネル長依存性
図3.4 の測定結果より、チャネル長が短くなるとしきい値電圧が正の方向に シフトする短チャネル効果が確認できる。また基板電圧を大きくしていくと、
しきい値電圧が負の方向にシフトする基板バイア効果も確認できる。
ここでPoon & Yauモデルにより算出したしきい値電圧との簡単な比較を行
う。Poon & YauモデルによるpチャネルMOSFETのしきい値電圧は式（2.66） より
( )
⎟⎠
⎜ ⎞
⎝⎛
⎟⎟
⎟
⎠
⎞
⎜⎜
⎜
⎝
⎛
+
=
+
⎥−
⎥
⎦
⎤
⎢⎢
⎣
⎡
⎪⎭
⎪⎬
⎫
⎪⎩
⎪⎨
⎧ + + −
−
−
=
SUB fb Si D i
FB fb SUB
fb D Si j j
OX OX i Th
V qN
q
V qN V
x L
x q T
V
φ
φ φ
ε ε ε
2 2
2 1 2 2
1 2
1 （3.1）
で表される。ここでソース、ドレインの拡散層深さxjはとりあえず0.4µmとす る。また、基板不純物濃度NDは式（3.1）を用いて基板バイアス効果によるし きい値電圧の変化分から求める。素子AではLgate=2.0µmの場合、素子Bでは
Lgate=1.0µmの場合について求めた。求めた不純物濃度を以下に示す。
素子A ： ND=9.3×1015[cm−3] 素子B ： ND=1.4×1016[cm−3]
これらの値を用いて式（3.1）から算出したしきい値電圧を図3.5（a）、（b）に 示す。これらの図では、横軸がチャネル長Lgate[µm]、縦軸がしきい値電圧VTh[V]
である。
-0.3 -0.2 -0.1 0.0 0.1 0.2
0.0 0.5 1.0 1.5 2.0 2.5
Lgate[μm]
Vth[V]
Vsub=0[V] Vsub=1[V] Vsub=2[V]
Vsub=3[V] Vsub=4[V] Vsub=5[V]
図3.5（a） 素子Aのしきい値電圧の計算値
-0.3 -0.2 -0.1 0.0 0.1
0.5 0.6 0.7 0.8 0.9 1.0 1.1
Lgate[μm]
Vth[V]
Vsub=0[V] Vsub=1[V] Vsub=2[V]
Vsub=3[V] Vsub=4[V] Vsub=5[V]
図3.5（b） 素子Bのしきい値電圧の計算値
図3.5 の計算結果では、チャネル長が短い場合は基板バイアス効果が見えな くなっている。したがってこのPoon & Yauモデルはチャネル長が短い領域で は精度がよくないと考えられる。
Poon & Yauモデルにより求めたしきい値電圧には酸化膜中の電荷量などを
考慮していないため、測定値との絶対値は一致しない。そこで以下の比較では 測定値、計算値ともに素子Aではチャネル長2.0µm、基板電圧0Vでのしきい 値電圧を、素子Bではチャネル長1.0µm、基板電圧0Vでのしきい値電圧を基 準とした変化分を比較する。計算値と測定値の比較を図3.6（a）、（b）に示す。
これらの図では、横軸がチャネル長Lgate[µm]、縦軸がしきい値電圧の変化分 VTh
∆ [V]である。
-0.4 -0.3 -0.2 -0.1 0.0 0.1 0.2
0.0 0.5 1.0 1.5 2.0 2.5
Lgate[μm]
⊿Vth[V]
測定値 Vsub=0[V] 測定値 Vsub=2[V]
測定値 Vsub=4[V] 計算値 Vsub=0[V]
計算値 Vsub=2[V] 計算値 Vsub=4[V]
図3.6（a） 素子Aのしきい値電圧の比較
-0.3 -0.2 -0.1 0.0 0.1 0.2 0.3 0.4
0.5 0.6 0.7 0.8 0.9 1.0 1.1
Lgate[μm]
⊿Vth[V]
測定値 Vsub=0[V] 測定値 Vsub=2[V]
測定値 Vsub=4[V] 計算値 Vsub=0[V]
計算値 Vsub=2[V] 計算値 Vsub=4[V]
図3.6（b） 素子Bのしきい値電圧の比較
図3.6の比較結果より、チャネル長が約1µm以上では、Poon & Yauモデル は基板バイアスが浅い領域では、短チャネル効果を小さく見積もり、基板バイ アスが深くなると短チャネル効果を大きく見積もっている。チャネル長が1µm 以下では、Poon & Yauモデルは基板バイアスによらず短チャネル効果を小さ く見積もっている。
3.2.3 基板バイアス効果
p チャネル MOSFET の基板バイアス効果を測定した。ドレイン電圧VDを
-50mV で一定にし、ゲート電圧VGを変化させたときのドレイン電流特性を測 定した。基板電圧VSUBは0〜5Vの間を1Vステップに変化させた。測定結果を 図3.7（a）〜（f）に示す。これらの図では、横軸がゲート電圧VG[V]、縦軸が ドレイン電流ID[A]である。
-2.5E-05 -2.0E-05 -1.5E-05 -1.0E-05 -5.0E-06 0.0E+00
0 -1
-2 -3
-4 -5
Vg[V]
Id[A]
Vsub=0[V] Vsub=1[V] Vsub=2[V]
Vsub=3[V] Vsub=4[V] Vsub=5[V]
図3.7（a） 素子A（Lgate=0.7µm）の基板バイアス効果
-9.0E-06 -8.0E-06 -7.0E-06 -6.0E-06 -5.0E-06 -4.0E-06 -3.0E-06 -2.0E-06 -1.0E-06 0.0E+00
0 -1
-2 -3
-4 -5
Vg[V]
Id[A]
Vsub=0[V] Vsub=1[V] Vsub=2[V]
Vsub=3[V] Vsub=4[V] Vsub=5[V]
図3.7（b） 素子A（Lgate=1.5µm）の基板バイアス効果
-7.0E-06 -6.0E-06 -5.0E-06 -4.0E-06 -3.0E-06 -2.0E-06 -1.0E-06 0.0E+00
0 -1
-2 -3
-4 -5
Vg[V]
Id[A]
Vsub=0[V] Vsub=1[V] Vsub=2[V]
Vsub=3[V] Vsub=4[V] Vsub=5[V]
図3.7（c） 素子A（Lgate=2.0µm）の基板バイアス効果
-3.0E-05 -2.5E-05 -2.0E-05 -1.5E-05 -1.0E-05 -5.0E-06 0.0E+00
0 -1
-2 -3
-4 -5
Vg[V]
Id[A]
Vsub=0[V] Vsub=1[V] Vsub=2[V]
Vsub=3[V] Vsub=4[V] Vsub=5[V]
図3.7（d） 素子B（Lgate=0.6µm）の基板バイアス効果
-2.0E-05 -1.6E-05 -1.2E-05 -8.0E-06 -4.0E-06 0.0E+00
0 -1
-2 -3
-4 -5
Vg[V]
Id[A]
Vsub=0[V] Vsub=1[V] Vsub=2[V]
Vsub=3[V] Vsub=4[V] Vsub=5[V]
図3.7（e） 素子B（Lgate=0.8µm）の基板バイアス効果
-1.4E-05 -1.2E-05 -1.0E-05 -8.0E-06 -6.0E-06 -4.0E-06 -2.0E-06 0.0E+00
0 -1
-2 -3
-4 -5
Vg[V]
Id[A]
Vsub=0[V] Vsub=1[V] Vsub=2[V]
Vsub=3[V] Vsub=4[V] Vsub=5[V]
図3.7（f） 素子B（Lgate=1.0µm）の基板バイアス効果
図3.7 の測定結果より、基板電圧を大きくしていくと、しきい値電圧が負の 方向にシフトする基板バイアス効果が確認できる。また、基板電圧を大きくし ていくとドレイン電流は減少していることが確認できる。
3.2.4 実効チャネル長
これまでに測定したデータを元にLgate−1β 特性を描き、pチャネルMOSFET の実効チャネル長Leffを求めた。ゲート電圧VGは-2〜-5Vの間を-1Vステップ に変化させた。Lgate−1β 特性を図 3.8（a）、（b）に示す。これらの図では、横 軸がチャネル長Lgate[µm]、縦軸が1 β[V2/A]である。
-3.5E+04 -3.0E+04 -2.5E+04 -2.0E+04 -1.5E+04 -1.0E+04 -5.0E+03 0.0E+00
0.0 0.5 1.0 1.5 2.0
Lgate[μm]
1/β[V^2/A]
Vg=-2[V] Vg=-3[V] Vg=-4[V] Vg=-5[V]
図3.8（a） 素子AのLgate−1 β特性
-1.6E+04 -1.4E+04 -1.2E+04 -1.0E+04 -8.0E+03 -6.0E+03 -4.0E+03 -2.0E+03 0.0E+00
0.0 0.2 0.4 0.6 0.8 1.0
Lgate[μm]
1/β[V^2/A]
Vg=-2[V] Vg=-3[V] Vg=-4[V] Vg=-5[V]
図3.8（b） 素子BのLgate−1 β特性
図 3.8 の測定結果よりソース、ドレイン拡散層の横拡がり分∆Lは、素子 A は∆L=0.1µm、素子Bは∆L=0.16µmと求められる。したがって測定したp チ ャネルMOSFETは、製造プロセスにおいてチャネル長が公称値Lgateよりも∆L 短くなっていることが証明できた。測定より求めた実効チャネル長Leffを表3.3 に示す。
表3.3 実効チャネル長
素子 Lgate[µm] Leff[µm]
0.7 0.6 1.5 1.4 A
2.0 1.9 0.6 0.44 0.8 0.64 B
1.0 0.84
3.2.5 移動度
p チャネル MOSFET の線形領域におけるキャリア移動度を求めた。まずド
レイン電圧VDを-50mV として相互コンダクタンスを測定し、その結果を用い て電界効果移動度µfe、実効移動度µeffを求めた。電界効果移動度を求めるには 式（2.55）を、実効移動度を求めるには式（2.56）を用いた。ただしチャネル 長Lは表 3.3 で求めた実効チャネル長Leffを使用した。測定結果を図 3.9（a）
〜（f）に示す。これらの図では、横軸がゲート電圧VG[V]、縦軸が移動度 µ[cm2/V⋅s]である。
0 50 100 150 200
-5.0 -4.5
-4.0 -3.5
-3.0 -2.5
-2.0 -1.5
Vg[V]
μ[cm^2/V･s]
μfe μeff
図3.9（a） 素子A（Lgate=0.7µm）のキャリア移動度
0 50 100 150 200
-5.0 -4.5
-4.0 -3.5
-3.0 -2.5
-2.0 -1.5
Vg[V]
μ[cm^2/V･s]
μfe μeff
図3.9（b） 素子A（Lgate=1.5µm）のキャリア移動度
0 50 100 150 200
-5.0 -4.5
-4.0 -3.5
-3.0 -2.5
-2.0 -1.5
Vg[V]
μ[cm^2/V･s]
μfe μeff
図3.9（c） 素子A（Lgate=2.0µm）のキャリア移動度
0 50 100 150 200
-5.0 -4.5
-4.0 -3.5
-3.0 -2.5
-2.0 -1.5
-1.0
Vg[V]
μ[cm^2/V･s]
μfe μeff
図3.9（d） 素子B（Lgate=0.6µm）のキャリア移動度
0 50 100 150 200
-5.0 -4.5
-4.0 -3.5
-3.0 -2.5
-2.0 -1.5
Vg[V]
μ[cm^2/V･s]
μfe μeff
図3.9（e） 素子B（Lgate=0.8µm）のキャリア移動度
0 50 100 150 200
-5.0 -4.5
-4.0 -3.5
-3.0 -2.5
-2.0 -1.5
Vg[V]
μ[cm^2/V･s]
μfe μeff
図3.9（f） 素子B（Lgate=1.0µm）のキャリア移動度
図 3.9 の測定結果より電界効果移動度µfeと実効移動度µeffの間にはµeff≥µfe の関係が成立することが確認できる。ただしゲート電圧が-1.5V 付近でこれら はほぼ一致することが確認できる。これは図2.12で示したドレイン電流特性に おいて最大勾配点Aで電界効果移動度と実効移動度が一致するためと推測され る。また、ゲート電圧が大きくなると移動度が小さくなることが確認できる。
ゲート電圧の増加によりチャネルはますます狭くなり散乱の影響を強く受ける ためと推測される。チャネル長が短くなるとゲート電圧の増加による移動度の 低下は顕著になる。これは短チャネル化によりチャネル内の電界が大きくなり、
移動度が低下していると推測される。
次に線形領域と、飽和領域の移動度を比較するために、ゲート電圧VGが-4V のときの線形領域（VD=-0.5V）、飽和領域（VD=-3V）におけるドレイン電流 を測定し、線形領域は式（2.38）を、飽和領域は式（2.41）を用いてキャリア 移動度µを求めた。ただしチャネル長Lは表3.3で示した実効チャネル長Leffを 使用した。測定結果を表3.4（a）、（b）に示す。
表3.4（a） 素子Aのキャリア移動度
Lgate[µm] VD[V] µ [cm2/V⋅s]
-0.5 97
0.7 -3.0 96
-0.5 98
1.5 -3.0 97
-0.5 100
2.0 -3.0 98
表3.4（b） 素子Bのキャリア移動度
Lgate[µm] VD[V] µ [cm2/V⋅s]
-0.5 88
0.6 -3.0 86
-0.5 91
0.8 -3.0 88
-0.5 90
1.0 -3.0 89
表3.4 の測定結果より、線形領域と飽和領域の移動度を比較すると飽和領域 の方が小さいことが確認できる。これは飽和領域ではドレイン電圧が大きいた め、ピンチオフ点とチャネルのドレイン端にかかる電界が大きくなり移動度が 小さくなると推測される。
3.2.6 サブスレッショルド特性
pチャネルMOSFETのサブスレッショルド特性を測定した。ゲート電圧VG
がしきい値電圧近傍およびそれ以下の領域におけるドレイン電流特性を測定し た。ドレイン電圧VDは-2〜-4Vの間を-1Vステップに変化させた。測定結果を 図 3.10（a）〜（f）に示す。これらの図では、横軸がゲート電圧VG[V]、縦軸 がドレイン電流−ID[A] の対数表示である。グラフ内の縦線は基板電圧が 0V のときのしきい値電圧を示す。
1.0E-12 1.0E-11 1.0E-10 1.0E-09 1.0E-08 1.0E-07 1.0E-06 1.0E-05 1.0E-04
-2 -1 0 1 2 3
Vg[V]
-Id[A]
Vd=-2[V] Vd=-3[V] Vd=-4[V]
1.0E-13 1.0E-12 1.0E-11 1.0E-10 1.0E-09 1.0E-08 1.0E-07 1.0E-06 1.0E-05 1.0E-04
-2 -1 0 1
Vg[V]
-Id[A]
Vd=-2[V] Vd=-3[V] Vd=-4[V]
（a）素子A（Lgate=0.7µm） （b）素子A（Lgate=1.5µm)
1.0E-14 1.0E-13 1.0E-12 1.0E-11 1.0E-10 1.0E-09 1.0E-08 1.0E-07 1.0E-06 1.0E-05 1.0E-04
-2 -1 0 1
Vg[V]
-Id[A]
Vd=-2[V] Vd=-3[V] Vd=-4[V]
1.0E-09 1.0E-08 1.0E-07 1.0E-06 1.0E-05 1.0E-04 1.0E-03
-2 -1 0 1 2 3
Vg[V]
-Id[A]
Vd=-2[V] Vd=-3[V] Vd=-4[V]
（c）素子A（Lgate=2.0µm） （d）素子B（Lgate=0.6µm) 図3.10 サブスレッショルド特性
1.0E-14 1.0E-13 1.0E-12 1.0E-11 1.0E-10 1.0E-09 1.0E-08 1.0E-07 1.0E-06 1.0E-05 1.0E-04
-2 -1 0 1 2 3
Vg[V]
-Id[A]
Vd=-2[V] Vd=-3[V] Vd=-4[V]
1.0E-14 1.0E-13 1.0E-12 1.0E-11 1.0E-10 1.0E-09 1.0E-08 1.0E-07 1.0E-06 1.0E-05 1.0E-04
-2 -1 0 1
Vg[V]
-Id[A]
Vd=-2[V] Vd=-3[V] Vd=-4[V]
（e）素子B（Lgate=0.8µm） （f）素子B（Lgate=1.0µm) 図3.10 サブスレッショルド特性
図3.10の測定結果をもとにサブスレッショルド係数S（１桁のドレイン電流 の変化に必要なゲート電圧）のチャネル長依存性を図3.11に示す。この図では、
横軸がチャネル長Lgate[µm]、縦軸がサブスレッショルド係数S [mA]である。
また、ドレイン電流IDの最小値のチャネル長依存性を図 3.12 に示す。この図 では、横軸がチャネル長Lgate[µm]、縦軸がドレイン電流の最小値−ID[A]の対数 表示である。