X 線イベント処理部 - RAM-ARAM-B

RAM-ARAM-B

4.3.3 X 線イベント処理部

X

線イベント処理部の全体の構成を図

.4.8

に示す。

X

線イベント処理部は

D-FF

マトリックスの各要素にそれぞれ接続した

25

本の入力線を持つ。内部は、イベント検出機能

(

図の

Event &

Local Max. Check)

、

PH

計算機能

(

図の

PH Sum.)

、グレード判定機能

(

図の

Grade Determ.)

、ローカルダーク計算機能

(

図の

Dark Calc)

の

4

つの機能が完全に独立に並列動作している。また、各機能で処理する対象ピクセルが違うので、参照する入力信号も異なっている。図

.4.9

に各機能と処理対象とするピクセルの出力

(D-FF

マトリックスの出力

)

信号の対応関係を示した。

以下では、

X

線イベント処理部の各機能の詳細を述べていく。

4bits 12bits

3bits 1bits 12bits

1bits

Dark Calc.

Event &

Local Max Check

PH Sum.

Grade Determ.

32bits

図

4.8:

イベント処理部の構成。図中の左側の信号線は入力信号線で、12bits である。

Dark Calc.

Event & Local Max. Chek

PH Sum.

Grade Dterm.

図

4.9:

各処理へ入力される

PH

データの対応図。図中の

Event & Local

Max. Check

はイベント検出機能、

Grade Dterm

はグレード判定機能、

PH Sum

は

ASCA PH

計算機能、Dark

Calc.

は

Local Dark

計算機能を意味する。

4.3.3.1

イベント検出機能

イベント検出機能は、中心が

Event Threshold

を越え、且つ、周りの

8 pixels

の

PH

と比較して最も高い値

(Local Maximum)

かどうかを判定する機能である。

D-FF

の中心

3 × 3

からの出力を入力信号として、

9

個のコンパレータによって

Event Threshold

及び、外周

8 pixels

の

PH

4.3. X

線イベント処理ユニット

65

を中心ピクセルの

PH (CPH)

と同時比較する。

CPH

が大きければ

’1’

を出力し、各コンパレータの結果の論理積を取った時に

’1’

が出力されたら中心ピクセルはイベントの条件を満たした

X

線イベントであると判定されることになる。論理積を取った後の出力値は後述のメモリ書き込みイネーブル信号として用いられる。

図

.4.10(a)

にイベント検出機能の構成を示す。

4.3.3.2

グレード判定機能

グレード判定機能においては、イベント検出機能と同様にまず

8

個のコンパレータで

3 × 3

の外周

8

ピクセルと

Split threshold (STH)

を比較して

STH

を越えたピクセルには

’1’

のフラグを立て、それらのフラグを結合させた

8 bits

のパターンデータを作る。

FPGA

内には前述の「あすか」グレード

(0 ∼ 6)

の全パターン

(80

通り

)

を

8 bits

パターンデータとして予め保持させておき、これらと先の

8 bits

パターンデータをマッチングさせる。そして、どのグレードに対応するイベントパターンかを調べ、

0

から

7

のグレード値

(3 bits)

を出力する。

さらに、通常の解析で用いられるグレード

0

、

2

、

3

、

4

、及びグレード

6

のパターンにマッチングした場合は同時に

’1’

のフラグを立てる。これが

Grade Discrimination

のフラグとなる。

図

.4.10(b)

にグレード判定機能の構成を示す。

4.3.3.3 ASCA PH

計算機能

今回デザインした

X

線イベント処理部では、イベント抽出と同時にグレードの認識もできるため、「あすか」グレード法で定義された

PH

の算出をすることが可能である。そこで、グレード

0

、

2

、

3

、

4

、

6

についてはそのスプリットパターンに応じた

PH

の加算も行なうようにした。

ASCA PH

計算機能は

2

つの構成要素からなる。ひとつは「あすか」グレードで定義されている

grade 0

、

2

、

3

、

4

、

6

の加算対象となるスプリットピクセルの全通りの加算を並行して独立に行なうアダー群である。もう一つは、グレード判定機能と同じようにスプリット・パターンを調べてアダー群の内のどの出力値を加算された

PH

の値として採用するかを決める出力セレクターである。

アダー群

シングルイベントであるグレード

0

を除いた

2

、

3

、

4

、

6

の加算パターンは図

.4.11

の様に

12

通りある。実際のグレードの値に関わらず、

D-FF

の

9pixels

のデータからこれらの加算パターン全ての加算値を同時に出力する

13

個

(

グレード

0

についても

0

との足し算とみなして含めている

)

のアダーをアダー群と呼ぶことにする。

4.3.3.4 ASCA PH

加算パターン判定機能

グレード判定機能と同様に

Split threshold

との大小比較で

8 bits

の判定パターンを作り、グレード

0

、

2

、

3

、

4

、

6

については加算すべきスプリットピクセルを判定し、アダー群で計算され出力された

13

パターン

(

グレード

0

も含めて

)

の加算値で該当する出力値を選択する。図

.4.12

にその摸式図を示す。

図

.4.12

中の各アダーの名称は図

.4.11

の加算パターンに対応している。また、入力線の

G0

〜

G8

は図

.4.11

の右上の各

D-FF

の名称に対応している。さらに、アダー群の入力線で入力信号

名が記されてないものは入力

PH

値が「

0

」であることを意味している

(

詳細はパイプライン化の箇所で説明

)

。

Comp.

Surrounding 8 pixels ( P1 - P8 )

Center pixel ( P0 )

P0 P1 P2 P3

P4 P5

P6 P7 P8

Surrounding 8 pixels ( P1 - P8 )

Split threshold Event threshold

Pattern matching ASCA grade

Discrimination ( Grade 0, 2, 3, 4, 6 ) PH calculation ASCA summation law

Central 3x3 pixels Grade determination

Event extraction

図

4.10: (a)

イベント検出機能のコンパレータと

AND

ゲート。(b)グレード判定機能のコンパレータとビット接続部。図中の

ETH

は

Event threshold、CPH

はイベントの中心ピクセル

PH、STH

は

split threshold、comp

はコンパレータである。

4.3. X

線イベント処理ユニット

67 G4 G1 G0 G2

G5 G3

G6 G7 G8

Q0 Q1 Q2 Q3 Q4

Q5 Q6 Q7 Q8

Q9 Qa Qb Qc

Event pixel

Split pixel

図

4.11: D-FF

の中心

3 × 3 pixels

の名称の定義

(右上図)

と、「あすか」グレード法における加算対象

split pixel

のパターン

Q0 Q1 Q2 Q3 Q4

Q5 Q6 Q7 Q8

Q9 Qa Qb Qc

G0 G1 G2 G3 G4 G5 G6 G7 G8

G4 G4 G4

G3 G4

G8 G1

G1 G1

G3 G3

G4 G4

G5 G5

G7 G7

G1 G7

selector

図

4.12:

加算器群と出力セレクター。各名称は

4.11

の図に対応している。また、入力信号線

に信号名が記入されてないものは「PHが

0」の信号を意味する。

1Clock

1Clock 1Clock

D-FF

ドキュメント内 main.dvi (ページ 64-68)