》
Word Lme
…、
激y
CQPσcほor
A−A Cross Section
pm
1pm
輪郭溝を川いた溝型キャパシタ：13）
形状になるとともに、次に述べる積層型と同様に、孔内部で高誘電体を用いて、容量を拡 大する必要性が出てくると思われる1）。
図4．5 埋め込みシースプレート電極型のキャパシタ（1）と、さらに微細で 高アスペクト比化するためのキャパシタ用の孔（2）の断面形状20）
101
積層型キャハシタの例を、図4．6に示す
ここて； （よ、 3． 4． 1負市 ぐ」主／ミたEkLノ巨上（ノ）
マルチステッフエッチングにkって
Poly−Siの蓄積電極（Stor壬1ge Node）を形 成している2D，
積層型キャハシタにおいても、高集積化 の進展にともなって、 kり表面積を大きく する改良を行い、王冠（CROWN）型の』：1 積電極型（図4．7（1））や、2重王冠型
の蓄積電極（図4．7（2））、さらにはTa L， O r，
U）．1、うな高誘電体‖莫でキャハシタ容量を拡
大するために、電t亟材 料をWやTiNなど
図4．6
の メ タル材料で形成した MIM
（Wletal−lnsulat（）1 −Wletal）〔ノ）］：元己ハ型（［え（14．
7（3））などの各種キャハシタ構造を開発
しノL 22｝27）
積層型キャパシタのメモリセル21）
Capacitor
滝（W・ Ta・°・「P・1・−SI）
⊃【烈濡；聴輌了
蹴＿ξ勤
図4．7 各種キャパシタ構造（（1）王冠型、（2）2重王冠型、（3）MIM王冠型）22）−27）
102
王冠型キャハシタの加工法について、2重王冠型を例にと・って製造Il程を示す（図4．8）、
まず、MOSトランジスタを形成し、ソー一ス・ドレーンーの接続フラグ（MOSトランジス タσ）ソース・ドレーン部へのコンタクト孔を開口後にPolv Siの充填を行うことによって 形成する）ができた状態で、エッチングストッハ用u）Si3N1薄‖葵とキャハシタの高さを決 める厚いSiO2膜を堆積する 次に、王冠型キャハシタの・＼夕一ンをホ1・リソグラフィで形 成し、ShN1とSio2積層膜を開口する．その開日表面に外側o）王冠電極となるPoly−Si薄 膜を堆積し、その内側にSio2側壁を形成する（図4．8（a）） さらにそu） Xrt面に、内側の 王冠となるPoly−Si薄膜および開口部a）中央を充填するLSiOL，を堆積してエッチバックする
（図4．8（b））、表面のPoly−Si膜もエッチバ・ソクによ・）て除去し（図4．8（c））、犠牲層、
側壁スヘーサ、および中央部充填材となったSiO2をソッ酸のウ．1ットエッチングで除去す る（図4．8（d））、、このような側壁形成のマルチステッフ加1二に，Lって、図中の写真の1、
うな、微細で表面積の大きい2重王冠構造を形成することができた 23）2 ）
／
@〆！
m／
／！
Y
P iSi
（a）
ル／
Pol
ri3
^ク
@
（d）
PolySj io2
Si3N4
PolySi
／／／／／
（b）
PolySi
／
ノ
翁猶■ （c）
一1pm
図4、8 マルチステップ加工による2重王冠型キャパシタ電極構造の形成23），26）
103
4．4 スリット・ナノ細線構造
化合物半導体やSiをナノメータ寸法に微細化することによって、電子の2次元的量子 閉じ込め効果を発現させて、電fデバイスの特性向」二や、光デバイスとして活用すること が期待されている組 ここでは、マルチステッフによる側壁形成を利用して溝内部にナノ
・「法のスリットを作製し、その内部にPoly． Si細線を形成する技術を検討した28）一川、，
図4．9に、スリット細線の形成フuセスを示す．まず、Si基板に幅が約0．1μmの微細 溝を形成する（図・4．9（a））「Siエッチングには、2．3節で述べた低温マイクロ波エッ チングを用いた、エッチング条件は、SF6ガス1Pa、温度一130℃である、，エッチング深
さは約0．2μm㌧深くltないが、側壁がほぼ垂直になるように制御する必要がある。
a，31F［つRUA「〔DN O「
TRENC〕H
、ゴCDNFCIRS〃s日LE F LL 臼ACト・：〔）＝TRE㌧Cト 1．iA，gO SU下ETOコ1卜JG
・：（㍗［〕EρOSTI，つN OF
O・⊃N⊃りCTcq
i：d：1三T⊂H8ACK OF
己ONDUOTOR
AND sLIT NANo W．RE FC円MATION
｝RE！・G（；．F，
EXPANVED SCHEMEOF SUT NANO WIRE
5LIOON
SU〔∋STRATE
LD巳XIDE SL「
−bON［1しCTIつR 〜⊃OPE⊃a−Si）
SL「
H＿⊃OXIDE SL［「NAN；OWR三
SLIT
e→LうOX D∈
SLITNA」㌦O WIRi≡
図4．9 溝内部側壁を利用したスリット細線の形成プロセス28）−31）
104
Si溝形成後に、 siH，とN，0ガスを用いた低圧cvl）（LPcvI））法によりQsiO，，膜を堆積 する Sio2膜は溝を充填できる厚さ分（溝幅の1／2の5011m以1二）堆積するが、この Sio、・膜は接合界面の密着性が悪いという特徴があるすなわち、溝の両側面から成長して、
溝の中央部で接合する直前の状態で、堆積反応をする吸着ガスの表面マイグレーションが 少ないために極わずかな空隙を残した主ま接合してL主うものと考える これは、2．2．
4節で述べたエッチング中の堆積物と同様に、Si−0の結合・エネルギーが大きいことに起因 して、堆積膜の成長反応が速いためと思われる このSiO2膜の性質を利用して、希フッ酸 溶液（HF：H20＝1：20σ）混合液）で10秒間SiO2膜のエ・ソチング処理を行うと、接合面 に数nmのスリットを作製することができる（図4．9（b））
その表面に、Si ，・Hc，ガスを用いたLPCVI）で非晶質Siを成長する、．Si，，H，カスの525 C での熱分解によるSi膜の成長反応は、高アスヘクト比の溝底部へもよく進人する（成長反 応時0）マイグレーションが大きい）性質があり、数mnのスリット部にSiを充填できる（図
4．9（c））。なお、このSiに導電性を持たせるために、 Siの堆積時にはPH：｛ガスも添加 してPを約1020cin l3の濃度でドーピングしている、
その後、表面の非晶質Si膜をエッチバックすることによ・）て、スリット底部に数nmサ イズのSi細線が形成できる（図4．9（d））L、図 ≡≡＿＿＿＿，．，一≡ 璽i三
「1＿一一＾ 一．一・＝ ＝．一一＿＿．＿六二＿＝＝一．一＝＝＝＝．，
4．10は、マイクロ波エッチングによって、常 蓬茎叢一≡嚢蓑蒙達琴『二≡二≡…蓑
H ニニ−t＝＿r ヨ＝．ニすすごニヱニ ニ． −th
：t＝−2＝＝葛：≡二三 一一一＝＝
＿＿ ±≡景ぶ芸≡．． 一⊇講三
温でSF6ガス1Paの条件で4．5分のエッチバッ 護
彗 壼三蓬≡ 鍵i≡藝≡クを行った後の断面SEM写真である． SiO2接 ≡≡一…ピ≡三1言 1・
合界面にできたスリットの幅は8nmであり、
その底部に約20nmの高さで非晶質Siが残留
している．Si基板表面からは約160 nmの深さまでエッチバックされており、幅が8nmであ
ることからこのスリット空間部のアスペクト比 は約20である．このような高アスベクト比の 溝底のエッチバック深さが等方性エッチング条件でも精度良く制御できるのは、2．4．3節
のアスペクト比依存性の検討で述べたように、溝内部に進入したFラジカルが横方向のエッチン グに消費されないためである．
105
一100・nm
図4．10 スリット底部へ非晶質Si 形成後の断面SEM写真28）
図4．llに非晶質Siのエッチング深さのエッチバック時…間依存性を示す28｝、エッチン グ開始直後に比べて、深く高アスヘクト比になるとエッチング速度はやや低下しているが、
エッチング時間とゴッチバック深さの比例関係はほほ維持できており、エッチング時間に よってスリット細線の高さを｛剖御できることがわかる なお、エッチング条件としてSF6 ガス圧力をさらに低くしてFラジカルのエッチング面への供給を少なくすると、アスペク
ト比依存性の顕箸なエッチングになり、これを利用すればエッチバック中のアスベクト比 の増大に伴って自動的にエッチングの進行を停ILさせるという方法でスリット細線を形成 することも口r能である
甜
．
O
部
︵已旦山U＜﹄銘⊃oう あ︸〜○臣 oo
工￡山Q 50 00 1 2
｛）V︻一工O﹂︑山 一〇り︐戸﹄○工
250
川 ヒエO田出山乙﹄︵∈5 烈 15 0
0
一の︐戸﹄○エ 10
0 5
0
0 1 2 3 4 5 ETCHING TIME （M］N）
図4．11 非晶質Siのエッチバック時間とエッチング深さおよび 形成されたスリット細線Poly−Siの高さの関係28）
このような細線は、図3．7で示したような方法によって垂直段差側壁へのサイドウォー ルバターンとして作製することも可能であるが、本スリット細線法では溝パターンを一旦 Sio2膜で埋めているために、リソグラフィ工程で出来てしまうパターン側壁の微小なスジ 状の凹凸を緩和でき、なめらかな直線状の細線を形成できるという特徴があるc
106
スリット細線形成に続いて、表面にSio L）保護i膜を堆積し、非晶質状態のSiをN2ガス 中で1000℃、10分のアニール処理を行うと、図4．12に示すような、Polv−siのスリッ
ト細線が完成する281iso）細線の幅は5〜8 n｝nで高さは20 ninである、（2）は細線Poly−Si の高倍率原子像であり、格子間隔が0．32nmであることから（111）結晶面の格子像と
思われる．
螺
Sio2
図4．12 スリットsi細線の断面TEM写真28）30）
（1）スリット底部に形成された細線（2）Poly−Si細線の拡大原子像
図4．13は、スリット細線の平面TEM観察
像である。白く見える部分は単結晶化した領域 で、黒く見える部分は結晶欠陥が多く残されて いる領域であるc，白い部分の長さから、結晶サイズが約100nmのPoly−Siの細線になってい
ることがわかる一Poly−Si結晶粒径は低温で長 時間アニールするとより大きくできることも確 認されており、540℃で100時間のアニールを 行うと、約2μlnまで拡大することが可能であった3四
Silicon Substrate 」＿＿＿＿＿＿」100nm
図4．13 スリットSi細線の平面TEM
写真30）
107
このkうな細線を用いる二と にLつて、従来σ）Siデバイスに は無い量子効果を利用したトラ ンジスタの製造も可能になると 思われる（図4．14）SP なお、スリット細線と同様に ナノメ・一クレペルのSi薄膜を 用いると、薄膜中の微小領］或に 単一電∫ がトラッソされ、それ によZ）てトランジスタの電流を 制御することができるという単