I.GaAs unit: µm

L

_G

D

_sn

0.7 1.1

L

_G

+2x(D

_sn

+1.1)

Bp n

n

⁺

n

⁺

S.I.GaAs

unit: µm

図2.9 数値解析に用いてGaAs-MESFETの構造

30

表2.2 注入層のキャリアプロファイル E

(keV)

Np (cm^-3)

Rp (nm)

ΔRp (nm)

a_eff (nm) 10 − 10.3 21.7 44.9 20 − 18.3 25.1 58.4 チャネル層

30 − 26.2 45.2 98.3 n+層 100 2 x 10¹⁸ 85.0 61.8 183.6 埋込p層 50 2.8 x 10¹⁶ 158.8 88.6 300.2

表2.3 スルー注入層のキャリアプロファイル E

(keV)

Rp (nm)

ΔRp (nm)

a_eff (nm) Si→GaAs 30 26.2 45.2 98.3 Si→GaAs(20nm)/GaAs 30 6.2 45.2 78.3 Si→GaAs(40nm)/GaAs 30 -13.8 45.2 58.3

2.4.2 注入層構造の特性への影響 A. チャネル薄層化

WSiNをアニール保護膜に用いた場合、表面キャリア濃度の低下を抑止することがで き、高濃度注入層ほどその効果が顕著であり、チャネル層をGaAs基板の極めて表面に高 濃度で薄く形成することが可能であると想定される。図2.10 (a)に各注入エネルギにつ いてC-V測定の結果を基にガウス分布でフィッティングしたプロファイルを示す。注入エ ネルギは10、20、30keVである。10keVは900℃、2秒のランプアニール(RTA)、それ以外は 800℃、20分のファーネスアニールである。プロットは杉谷らによる実測値である[29]。

図2.10 (b)は、DC特性においてデバイスを評価するのに最も良い指標である相互コンダ クタンスの閾値電圧依存性を示す。チャネル層プロファイルは図2.10(a)とした。ここで、

ゲート長L_Gは0.5μm、ゲート電極・n⁺層間隔D_gnは0.1μmである。チャネル層注入エネルギ を30keVから10keVに低下させたとき、閾値電圧V_th=0Vにおける相互コンダクタンスは、

350mS/mm (30keV)、435mS/mm (20keV)、500mS/mm (10keV)と増加する。したがって、チ ャネル層を10keVまで低エネルギ化し、WSiNアニール保護膜を適用して形成すれば、相互 コンダクタンス500mS/mm以上の高性能が期待される。

31 10¹⁵

10¹⁶ 10¹⁷ 10¹⁸ 10¹⁹

Carrier Concentration (cm-3)

0.15 0.10

0.05 0.00

Depth (µm) 10 keV

RTA

30 keV FA 2x10Dose¹³cm^-2 RTA: 900℃, 2sec

FA: 800℃, 20min

20 keV RTA

10¹⁵ 10¹⁶ 10¹⁷ 10¹⁸ 10¹⁹

Carrier Concentration (cm-3)

0.15 0.10

0.05 0.00

Depth (µm) 10 keV 10 keVRTA RTA

30 keV 30 keVFA FA 2x10Dose¹³cm^-2 RTA: 900℃, 2sec

FA: 800℃, 20min

20 keV 20 keVRTA RTA

800

600

400

200

0

Transconductance(mS/mm)

-1.0 -0.5 0.0 0.5

Threshold Voltage (V) 10keV 20keV

30keV 800

600

400

200

00

Transconductance(mS/mm)

-1.0 -0.5 0.0 0.5

Threshold Voltage (V) 10keV 10keV 20keV

20keV

30keV 30keV

(a)キャリアプロファイル (b)相互コンダクタンスの閾値電圧依存性 図2.10 チャネル層注入エネルギによる特性変化

10¹⁵ 10¹⁶ 10¹⁷ 10¹⁸ 10¹⁹

Carrier Concentration (cm-3)

0.15 0.10

0.05 0.00

Depth (µm)

30 keV FA 2x10Dose^-13cm^-2

FA: 800℃, 20min 20nm

40nm

10¹⁵ 10¹⁶ 10¹⁷ 10¹⁸ 10¹⁹

Carrier Concentration (cm-3)

0.15 0.10

0.05 0.00

Depth (µm)

30 keV FA 30 keV

FA 2x10Dose^-13cm^-2

FA: 800℃, 20min FA: 800℃, 20min

20nm 20nm

40nm 40nm

800

600

400

200

0

Transconductance(mS/mm)

-1.0 -0.5 0.0 0.5

Threshold Voltage (V) 30keV

20nm

30keV 40nm

30keV 10keV 20keV

800

600

400

200

0

Transconductance(mS/mm)

-1.0 -0.5 0.0 0.5

Threshold Voltage (V) 30keV

30keV20nm 20nm

30keV 30keV40nm 40nm

30keV 30keV 10keV 20keV

(a)キャリアプロファイル (b)相互コンダクタンスの閾値電圧依存性 図2.11 スルー注入膜厚による特性変化

32

B. スルー注入によるチャネル薄層化

チャネル層を薄層化するもう一つの方法として、スルー注入がある。イオン注入工 程前に、GaAs基板上に、SiO₂やSiNなどのスルー注入膜を堆積し、その膜を通してイオン 注入でチャネル層を形成するものである。スルー注入膜の厚みに比例して、射影飛程R_p が小さくなるため注入層厚が薄くなる。表2.1は、GaAs基板上にGaAsと同じ質量数の物質 をスルー注入膜として堆積した場合のキャリアプロファイルを示す。30keVイオン注入か つ電気炉アニール800℃、20分のデータを元にして、スルー注入膜分の射影飛程が小さく なると仮定した。図2.11に各スルー注入膜厚でのキャリアプロファイルの深さ方向分布 を示す。スルー注入膜厚を40nmとした場合には、実効チャネル層厚が58nmとなり、注入 エネルギ20keVと実効的に同等厚さのチャネルが形成可能である。

スルー注入膜厚を20nm、40nmと増加させたとき、閾値電圧V_th=0Vにおける相互コンダ クタンスは、チャネル層の薄層化で、350mS/mm (30keV)、395mS/mm (30keV、20nm)、445mS/mm (30keV、40nm)と増加する。スルー注入層厚が40nmの場合には、イオン注入エネルギ20keV と同等の相互コンダクタンスが得られる。しかし、閾値依存性は、30keV注入チャネル層 に近く、閾値を深くしても、相互コンダクタンスがあまり伸びない。チャネル層の基板 側プロファイル形状によるものと考えられる。

C. 表面キャリア濃度低下のデバイス特性への影響 C-1. n⁺層表面キャリア濃度低下

GaAs基板からのAsとGaの外方拡散は、高濃度であるn⁺層で顕著であると考えられるこ とから、先ず、n⁺層表面キャリア濃度低下のデバイス特性への影響について評価した。

デバイス構造において、L_G=0.5μm、D_gn=0.1μm、チャネル層注入エネルギ 20 keVとし、

100keV注入によるn⁺層に対して、図2.12(a)に示すような3種のキャリア濃度プロファイ ルを仮定した。

1）Gauss分布：表2.2による通常のプロファイル

2）分布1：基板表面キャリア濃度がGauss分布よりも2桁減少したプロファイル。基板 側からピーク濃度まではGauss分布と同一プロファイル。

3）分布2：基板表面キャリア濃度がGauss分布よりも4桁減少したプロファイル。基板 側からピーク濃度まではGauss分布と同一プロファイル。

相互コンダクタンスの閾値電圧依存性を図2.12(b)に示す。ここで、閾値電圧V_thは、ドレ イン電圧V_ds=1V、ドレイン電流I_ds=5μA/10μmのときのゲート電圧V_gsとし、相互コンダク タンスg_mは、ドレイン電圧V_ds=1V、ゲート電圧V_gs=0.5～0.6Vにおいて計算した。図からも 分かるように、2種のn⁺層キャリア濃度プロファイルに対してほぼ同一の特性が得られた。

したがって本解析からは、n⁺層表面キャリア濃度低下はほとんどデバイス特性に影響を 与えないと考えられる。しかし、n⁺層の表面キャリア濃度が低下した場合、本解析では 見積ることができないソース抵抗の増大を招き、真性相互コンダクタンスは同等でも外 部相互コンダクタンスは低下するものと予想される。また、n⁺層領域における表面効果 の増大も考えられ、相互コンダクタンスの周波数分散の増大、雑音指数の低下等のデバ イス特性劣化が引き起こされる[28]。

33 10¹⁴

10¹⁵ 10¹⁶ 10¹⁷ 10¹⁸ 10¹⁹

Carrier Concentration (cm-3 )

0.4 0.3

0.2 0.1

0.0

Depth (µm) Gauss

Prof2 Prof1

Si 100keV

10¹⁴ 10¹⁵ 10¹⁶ 10¹⁷ 10¹⁸ 10¹⁹

Carrier Concentration (cm-3 )

0.4 0.3

0.2 0.1

0.0

Depth (µm) Gauss

Prof2 Prof2 Prof1 Prof1

Si 100keV

800

600

400

200

0

Transconductance(mS/mm)

-1.0 -0.5 0.0 0.5

Threshold Voltage (V) Gauss

Prof1

Prof2 800

600

400

200

0

Transconductance(mS/mm)

-1.0 -0.5 0.0 0.5

Threshold Voltage (V) Gauss

Gauss

Prof1 Prof1

Prof2 Prof2

(a)n⁺層プロファイル (b)相互コンダクタンスの閾値電圧依存性 図2.12 n⁺層表面キャリア濃度低下のデバイス特性への影響

10¹⁴ 10¹⁵ 10¹⁶ 10¹⁷ 10¹⁸ 10¹⁹

Carrier Concentration (cm-3)

0.15 0.10

0.05 0.00

Depth (µm) Gauss

Prof2 Prof1

Si 20keV

10¹⁴ 10¹⁵ 10¹⁶ 10¹⁷ 10¹⁸ 10¹⁹

Carrier Concentration (cm-3)

0.15 0.10

0.05 0.00

Depth (µm) Gauss

Gauss

Prof2 Prof2 Prof1 Prof1

Si 20keV

800

600

400

200

0

Transconductance(mS/mm)

-1.0 -0.5 0.0 0.5

Threshold Voltage (V) 10keV

30keV

Gauss

Prof2

Prof1

Si 20keV 800

600

400

200

0

Transconductance(mS/mm)

-1.0 -0.5 0.0 0.5

Threshold Voltage (V) 10keV

10keV

30keV 30keV

Gauss Gauss

Prof2 Prof2

Prof1 Prof1

Si 20keV

(a)チャネル層プロファイル (b)相互コンダクタンスの閾値電圧依存性 図2.13 チャネル層表面キャリア濃度低下のデバイス特性への影響

34

C-2. チャネル層表面キャリア濃度低下

n⁺層表面濃度低下の場合と同様に、チャネル層に対して、図2.13(a)のような3種のキ ャリアプロファイルを仮定した。

1）Gauss分布：表2.2による通常のプロファイル

2）分布1：基板表面キャリア濃度がGauss分布よりも2桁減少したプロファイル。基板 側からピーク濃度まではGauss分布と同一プロファイル。

3）分布2：基板表面キャリア濃度がGauss分布よりも4桁減少したプロファイル。基板 側からピーク濃度まではGauss分布と同一プロファイル。

以上3種のチャネル層キャリア濃度プロファイルに対する相互コンダクタンスの閾値電 圧依存性を図2.13(b)に示す。n⁺層の場合と異なり、チャネル層表面キャリア濃度の低下 はダイレクトに相互コンダクタンスの低下となっている。分布1、分布2とチャネル層表 面キャリア濃度を減少させたとき、閾値電圧V_th=0Vにおける相互コンダクタンスは、

435mS/mm(Gauss分布)、345mS/mm(分布1)、270mS/mm(分布2)と大きく減少する。分布1の 場合には、30keV注入チャネル層と同程度まで劣化してしまう。しかし、チャネル層の基 板側プロファイル形状が30keV注入チャネル層よりも急峻なため、閾値電圧が小さい場合 には、30keV注入チャネル層よりも良好である。

また、ピークキャリア濃度が等しいとき、分布1、2はGauss分布よりも閾値電圧が正 側にシフトする。つまり分布1、2のようにチャネル層表面キャリア濃度を低下させたと き、Gauss分布と同一の閾値電圧を得るにはピークキャリア濃度を高くしなければならな い。

次に、高周波小信号特性への影響を評価するために電流利得遮断周波数f_Tを算出した。

寄生成分含まないデバイス真性部分のみの電流利得は、図2.14に示す真性FETの簡易等価 回路から次のように与えられる。

h

₂₁

= I

₂

I

₁

= g

_m

v

_i

2 π fC

_gs

v

_i ^(2.31)

(2.31)の電流利得は周波数の増加とともに6dB/octで減少する。電流利得遮断周波数は

|h₂₁|=1となる周波数として、次のように定義される。

f

_T^int

= g

_m

2 π C

_g ^(2.32)

添字のintは真性デバイスであることを示す。デバイスシミュレータにおいて、 各バイ アス条件における電流I_DSおよび電荷Qを算出し、(2.32)式のゲート容量C_gおよび相互コン ダクタンスg_mは次式により計算した。ドレイン電圧V_DS=1Vとした。

C

_g

= Q(V

_GS

+ ∆V

_GS

,V

_DS

) − Q(V

_GS

,V

_DS

)

∆V

_GS ^(2.33)

g

_m

= I

_DS

(V

_GS

+ ∆V

_GS

,V

_DS

) − I

_DS

(V

_GS

,V

_DS

)

∆V

_GS ^(2.34)

35

C

_gs

R

_i

R

_ds

g

_m

v

_i

I

₁

I

₂

C

_gs

R

_i

R

_ds

g

_m

v

_i

I

₁

I

₂

図2.14 真性FETの簡易等価回路

1000

800

600

400

200

0

Transconductance(mS/mm)

-1.0 -0.5 0.0 0.5

Threshold Voltage (V)

0.0 1.0 2.0

Gate Capacitance (pF/mm)

Gauss Prof1

V_th=-0.5V

0.35V 0V

V_th=-0.5V

0V 0.35V

Gauss Prof1

C_g

g_m 1000

800

600

400

200

0

Transconductance(mS/mm)

-1.0 -0.5 0.0 0.5

Threshold Voltage (V)

0.0 1.0 2.0

Gate Capacitance (pF/mm)

Gauss Gauss

Prof1 Prof1

V_th=-0.5V

0.35V 0.35V 0V

0V V_th=-0.5V

0V

0V 0.35V0.35V Gauss

Gauss Prof1Prof1

C_g C_g

g_m

50

40

30

20

10

0

Cutoff Frequency (GHz)

-1.0 -0.5 0.0 0.5

Threshold Voltage (V) Gauss

Prof1

0V V_th=-0.5V

0.35V 50

40

30

20

10

0

Cutoff Frequency (GHz)

-1.0 -0.5 0.0 0.5

Threshold Voltage (V) Gauss

Gauss

Prof1 Prof1

0V 0V V_th=-0.5V

0.35V 0.35V

(a)ゲート容量および相互コンダクタンス (b)電流利得遮断周波数 図2.15 チャネル層キャリア濃度プロファイルと高周波特性の関係

図2.15(b)に、閾値電圧V_th=-0.5、0、0.35Vについて、上式を用いて算出した遮断周 波数のゲート電圧依存性を示す。全ての閾値電圧に対して、分布1はGauss分布とほとん ど等しい遮断周波数を与え、表面キャリア濃度低下の影響は見られない。図2.15(a)は、

遮断周波数算出の元である式(2.33)、(2.34)の相互コンダクタンスg_mおよび真性ゲート 容量C_gのゲート電圧依存性である。表面キャリア濃度の低下した分布1では、相互コンダ クタンスは図2.15(a)のように劣化するが、真性ゲート容量も同様に低下する。さらに、

その相互コンダクタンス劣化分と真性ゲート容量低下分が同等であり、これが相殺して、

分布1でもGauss分布と等しい遮断周波数が得られていると考えられる。

しかし、(2.32)式は寄生分を含まない真性デバイスの遮断周波数を与えるものであ り、実際の遮断周波数には、以下のように浮遊容量C_pも影響する[29]。

f

_T

= g

_m

2 π (C

_g

+ C

_p

) = f

_T^int

(1 + C

_p

/C

_g

)

^(2.35)

実際の遮断周波数は ( 1 + C_p/C_g )だけ真性遮断周波数f_Tⁱⁿより低くなる。浮遊容量はゲ ート電極のエッジ及び配線などに起因しており、無視することはできない。すなわち、

相互コンダクタンスg_mと真性ゲート容量C_gが大きいほど浮遊容量の影響( 1 + C_p/C_g )を受 けず、遮断周波数f_Tは大きくなるのである。したがって、分布1のようにチャネル層表面

36

キャリア濃度が低下したとき、実際の遮断周波数は劣化するのである。

図2.16は、閾値電圧V_th=-0.5Vのデバイスにおける電位分布である。ここで、ゲート 電圧V_gs= 0V、ドレイン電圧V_ds=1Vである。表面キャリア濃度が低下している分布1の方が、

ゲート下の空乏層は厚くなり、ゲートからチャネルへの距離が実効的に長くなっている。

平行平板近似を用いるとゲート容量C_gは、(2.19)式から以下のように与えられる。

w a C

_g ^o

d

^{r o r}

= +

= ε ε 2 ε ε

(2.36) (2.36)式から、空乏層厚dが厚い分布1の方が、ゲート容量は小さく見える。したがって、

チャネル層表面濃度が低下することは、実効的なチャネル厚さが厚くなることに相当す る。図2.13(b)から、相互コンダクタンスに関しては、表面濃度が低下した図2.13(a)の 分布1は、注入エネルギ30keV程度に相当すると考えられ、イオン注入エネルギを高くし たことと等価となる。

以上の数値解析から、WSiNをアニール保護膜として適用してチャネル層表面キャリ ア濃度低下を抑止できれば、ゲート電極とチャネルとの実効的な距離が小さく保たれ、

相互コンダクタンス、遮断周波数などのデバイス特性を十分に引き出せる可能性を有し ていると考えられる。

図2.16 デバイス内の電位分布 ゲート電圧V_gs= 0V、ドレイン電圧V_ds=1V。

実線はGauss分布、破線は分布1。

ドキュメント内 WSiN ゲート GaAs-FET の設計・製造と そのミリ波 MMIC 応用に関する研究 (ページ 36-64)