Excelベースの計算機を使用して、複数のチップ・セレクト・デザインのディレー
ティング・タイミング・マージンを得るために、次の手順に従います。
1. Quartus IIソフトウェアでメモリ・インタフェース・デザインを作成します。
2. ボード・トレース・モデルはシングル・ランク・システムに指定されることを確 認します。Quartus II の報告されたタイミング・マージンをExcelベースの計算機 に抽出します。
3. 低速85Cモデルのタイミング結果を使用します（図 10–25）。
1 すべてのコーナーからのワースト・ケース値を使用します。これは、いく つかの値は異なるコーナーから発生する可能性があることを意味します。
例えば、設定値は低速85Cモデルから発生する可能性があるときに、同じ メトリックのホールド値は高速0Cモデルから来る可能性があります。多 くのケースでは、低速85モデルを使用すると、十分に正確でなければな りません。
図 10‒25. 低速 85C モデルの Quartus II Report DDR セクションのタイミング結果
4. Excelベースの計算機には、Quartus IIタイミング解析からReport DDRの結果を入 力します（図 10–26）。
5. 次の値を得るするには、PCB SIシミュレーションを実行します。
■ データ、ストローブおよびアドレスとコマンド信号のシングル・ランク・ア イ幅、およびトポロジ・アイ幅。
■ クロック、アドレスとコマンド、およびデータとストローブ信号の複数の チップ・セレクト・トポロジ・スルー・レート。
表 10–11に、様々な信号およびメモリ・インタフェース・タイプのデータ・レー
トと推奨されるスティミュラス・パターンを示します。
1 このツールが必要とする関連する入力ファイルへのアクセス権を持ってい る場合、シミュレーション・ツール（例えば、HyperLynx）を使用します。
あるいは、より正確なレイアウト情報が利用できない場合、プリー・レイ アウト・ラインのシミュレーションを使用します。
6. Excelベースの計算機に入力すためにデルタを計算します。例えば、シングル・
ランク・ケースのDQは 853.682 psおよびヂューアル・ランク・ケースのDQは 805.137 psである場合、計算機に48 psを入力します（図 10–27）。
図 10‒26. 計算機
表 10‒11. データ・レートとスティミュラス・パターン
メモリ・
インタフェース
CLK および DQS トグル・パターン
(MHz)
DQ PRBS パターン
(MHz)
アドレスおよび コマンド PRBS パターン
(MHz) DDR2 SDRAM （ハーフ・
レート・コントローラ付き） 400 400 100 DDR2 SDRAM （フル・レー
ト・コントローラ付き） 300 300 150 DDR3 SDRAM （ハーフ・
レート・コントローラ付き） 533 533 133
1 複数のロードを持つ信号の場合は、すべてのターゲットの位置で測定値を 調べて、すべてのケースでアイ幅の最悪ケースを選択します。例えば、ア ドレス・バスに対しては、A0～A14までA7 がアイ幅の最悪ケースの場 合、アドレス信号にその測定値を使用します。
7. スルー・レート・ディレーティングのセクションにトポロジ・スルー・レートを 入力します。計算機は余分のtDS、tDH、tIS、tIHの値を計算します。
8. ボードのシミュレーションから、またはPCBベンダからPCBのボード・ス キュー番号を取得し、計算機にそれらを入力します（図 10–28）。
その後、Excelベースの計算機は複数のチップ・セレクト・デザインの最終的なディ レーティングの数値を出力します。
これらの値は、提供されたシミュレーション・データが正しいと仮定して、複数の チップ・セレクト・デザインのタイミングの正確な計算があります。この例では、
そこにパスの一部に負のスラックがあるので、このデザインではタイミングを渡し ません。次の使用可能な4つのオプションがあります。
図 10‒27. ISI およびスルー・レートの値
図 10‒28. ボード・スキューの値
図 10‒29. ディレーティング・セットアップおよびホールドの値
■ マージンを最適化し、それはタイミングが改善されるかどうかを確認します（例 えば、アドレスとコマンドの位相設定を変更する）。
■ デザインの周波数を下げます。
■ ロードを下げます（ロードとスキューを下げるためにインタフェースのトポロジ を変更する）。
■ より高速なDIMMを使用します。