• 検索結果がありません。

プリミティブ : Local Clock Buffer for I/O

概要

BUFIO は、単純な clock-in/clock-out バッファーです。 I/O 列の専用クロック ネットを駆動し、グローバル クロック リ ソースからは独立しているため、 ソース同期データ キャプチャ (転送/受信クロック分配) に適しています。 シングル I/O バンク アプリケーションでは、MRCC または SRCC I/O からクロックを供給できます。複数の I/O バンクに接続さ れている場合は、MRCC (Multi Region Clock Capable I/O) ピンを使用する必要があります。 MRCC は、同じクロック領 域、1 つ上の領域、および 1 つ下の領域に含まれている BUFIO を駆動できる専用の BUFMRCE/BUFMR に接続しま す。 BUFIO は、同じクロック領域に配置されている専用の MRCC I/O または複数クロック領域へのクロック供給を可 能にする BUFMRCE/BUFMR コンポーネントで駆動できます。 BUFIO では、同じバンクに含まれる I/O コンポーネン トのみを駆動できます。 ただし、I/O クロック ネットワークの範囲は I/O 列までなので、CLB やブロック RAM などのロ ジック リソースは駆動できません。

ポートの説明

ポート名 タイプ 幅 機能

I 入力 1 クロック バッファーへの入力ポート。 最上位

ポートに接続されている IBUFG または関連 する BUFMR バッファーに接続します。

O 出力 1 クロック バッファーからの出力ポート。

ISERDESE2、OSERDESE2、IDDR、または ODDR などの同期 I/O コンポーネントに接 続するか、または推論またはインスタンシ エートされている I/O ポートに直接接続され ているレジスタに接続します。

デザインの入力方法

インスタンシエーション 可

推論 不可

CORE Generator™ およびウィザード 不可

マクロのサポート 不可

VHDL 記述 (インスタンシエーション)

次の 2 つの文が存在しない場合は、コピーしてエンティティ宣言の前に貼り付けます。

Library UNISIM;

use UNISIM.vcomponents.all;

-- BUFIO: Local Clock Buffer for I/O

-- 7 Series

-- Xilinx HDL Libraries Guide, version 13.1 BUFIO_inst : BUFIO

port map (

O => O, -- 1-bit output: Clock output port (connect to I/O clock loads).

I => I -- 1-bit input: Clock input port (connect to an IBUFG or BUFMR).

);

-- End of BUFIO_inst instantiation

Verilog 記述 (インスタンシエーション)

// BUFIO: Local Clock Buffer for I/O

// 7 Series

// Xilinx HDL Libraries Guide, version 13.1 BUFIO BUFIO_inst (

.O(O), // 1-bit output: Clock output port (connect to I/O clock loads).

.I(I) // 1-bit input: Clock input port (connect to an IBUFG or BUFMR).

);

// End of BUFIO_inst instantiation

詳細情報

7 シリーズ FPGA の資料 (ユーザー ガイドおよびデータシート)

BUFIO

プリミティブ : Local Clock Buffer for I/O

概要

BUFIO は、単純な clock-in/clock-out バッファーです。 I/O 列の専用クロック ネットを駆動し、グローバル クロック リ ソースからは独立しているため、 ソース同期データ キャプチャ (転送/受信クロック分配) に適しています。 シングル I/O バンク アプリケーションでは、MRCC または SRCC I/O からクロックを供給できます。複数の I/O バンクに接続さ れている場合は、MRCC (Multi Region Clock Capable I/O) ピンを使用する必要があります。 MRCC は、同じクロック領 域、1 つ上の領域、および 1 つ下の領域に含まれている BUFIO を駆動できる専用の BUFMRCE/BUFMR に接続しま す。 BUFIO は、同じクロック領域に配置されている専用の MRCC I/O または複数クロック領域へのクロック供給を可 能にする BUFMRCE/BUFMR コンポーネントで駆動できます。 BUFIO では、同じバンクに含まれる I/O コンポーネン トのみを駆動できます。 ただし、I/O クロック ネットワークの範囲は I/O 列までなので、CLB やブロック RAM などのロ ジック リソースは駆動できません。

ポートの説明

ポート名 タイプ 幅 機能

I 入力 1 クロック バッファーへの入力ポート。 最上位

ポートに接続されている IBUFG または関連 する BUFMR バッファーに接続します。

O 出力 1 クロック バッファーからの出力ポート。

ISERDESE2、OSERDESE2、IDDR、または ODDR などの同期 I/O コンポーネントに接 続するか、または推論またはインスタンシ エートされている I/O ポートに直接接続され ているレジスタに接続します。

デザインの入力方法

インスタンシエーション 可

推論 不可

CORE Generator™ およびウィザード 不可

マクロのサポート 不可

VHDL 記述 (インスタンシエーション)

次の 2 つの文が存在しない場合は、コピーしてエンティティ宣言の前に貼り付けます。

Library UNISIM;

use UNISIM.vcomponents.all;

-- BUFIO: Local Clock Buffer for I/O

-- 7 Series

-- Xilinx HDL Libraries Guide, version 13.1 BUFIO_inst : BUFIO

port map (

O => O, -- 1-bit output: Clock output port (connect to I/O clock loads).

I => I -- 1-bit input: Clock input port (connect to an IBUFG or BUFMR).

);

-- End of BUFIO_inst instantiation

Verilog 記述 (インスタンシエーション)

// BUFIO: Local Clock Buffer for I/O

// 7 Series

// Xilinx HDL Libraries Guide, version 13.1 BUFIO BUFIO_inst (

.O(O), // 1-bit output: Clock output port (connect to I/O clock loads).

.I(I) // 1-bit input: Clock input port (connect to an IBUFG or BUFMR).

);

// End of BUFIO_inst instantiation

詳細情報

7 シリーズ FPGA の資料 (ユーザー ガイドおよびデータシート)