ADPS 0 ADPS 1
28.9. A/D変換用ﾚｼﾞｽﾀ
28.9.1. ADMUX - A/D多重器選択ﾚｼﾞｽﾀ (ADC Multiplexer Select Register) 名称 : ADMUX
変位 : $7C ﾘｾｯﾄ : $00 特質 :
-● ﾋﾞｯﾄ7,6 - REFS1,0 : 基準電圧選択 (Reference Select Bits 1, 0)
これらのﾋﾞｯﾄはA/D変換器の基準電圧を選びます。これらのﾋﾞｯﾄが変換中に変更されると、その変更は変換が完了する(ADCSRAの ADIF=1)まで実施しません。AREFﾋﾟﾝに外部基準電圧が印加される場合、内部の基準電圧が使用されてはなりません。
表28-3. A/D変換部の基準電圧選択
REFS1 REFS0 基準電圧
0 1 0 1 0
0 1 1
AREFﾋﾟﾝの外部基準電圧 (AVCCと内部基準電圧は切り離されます。)
AVCC (内部基準電圧は切り離され、AREFにﾃﾞｶｯﾌﾟ用ｺﾝﾃﾞﾝｻが接続できます。) (予約)
内部1.1V基準電圧 (AVCCは切り離され、AREFにﾃﾞｶｯﾌﾟ用ｺﾝﾃﾞﾝｻが接続できます。)
● ﾋﾞｯﾄ5 - ADLAR : 左揃え選択 (ADC Left Adjust Result)
ADLARﾋﾞｯﾄはA/Dﾃﾞｰﾀ ﾚｼﾞｽﾀ内の変換結果の配置に影響を及ぼします。結果を左揃えにするにはADLARに1を書いてください。さ もなければ結果は右揃えです。ADLARﾋﾞｯﾄの変更はどんな進行中の変換にも拘らず、直ちにA/D変換ﾃﾞｰﾀ ﾚｼﾞｽﾀの内容に影響を 及ぼします。このﾋﾞｯﾄの完全な記述については「A/D変換ﾃﾞｰﾀ ﾚｼﾞｽﾀ下位」と「A/D変換ﾃﾞｰﾀ ﾚｼﾞｽﾀ上位」をご覧ください。
● ﾋﾞｯﾄ3～0 - MUX3～0 : A/Dﾁｬﾈﾙ選択 (Analog Channel Selection)
これらのﾋﾞｯﾄの値はA/D変換器にどのｱﾅﾛｸﾞ入力が接続されるかを選びます。これらのﾋﾞｯﾄが変換中に変更される場合、その変更は 変換が完了する(ADCSRAのADIFが設定(1)される)まで実施しません。
REFS1,0
7 6 5 4 3 2 1 0
ﾋﾞｯﾄ
R/W R/W
R/W R/W
R R/W
R/W R/W
0 0
0 0
0 0
0 0
ｱｸｾｽ種別 ﾘｾｯﾄ値
ADLAR - MUX3～0
表28-4. ｱﾅﾛｸﾞ入力ﾁｬﾈﾙ選択 MUX3～0
ｱﾅﾛｸﾞ入力ﾁｬﾈﾙ 0000 ADC0
0001 0010 0011 0100 0101 0110 1111
ADC1 ADC2 ADC3 ADC4 ADC5 (ADC6) 0V
0111 (ADC7)
1110 1.1V 1001～1101
(予約)
備考 PC0 PC1 PC2 PC3 PC4 PC5 ADC6 ADC7 VBG GND
(訳注) PDIPとQFN/MLF28外囲器は6ﾁｬﾈﾙのため、ADC6,7はありません。
1000 ADC8
温度
28.9.2. ADCSRA - A/D制御/状態ﾚｼﾞｽﾀA (ADC Control and Status Register A) 名称 : ADCSRA
変位 : $7A ﾘｾｯﾄ : $00 特質 :
-ADEN
7 6 5 4 3 2 1 0
ﾋﾞｯﾄ
R/W R/W
R/W R/W
R/W R/W
R/W R/W
0 0
0 0
0 0
0 0
ｱｸｾｽ種別 ﾘｾｯﾄ値
ADSC ADATE ADIF ADIE ADPS2～0
● ﾋﾞｯﾄ7 - ADEN : A/D許可 (ADC Enable)
このﾋﾞｯﾄに1を書くことがA/D変換部(動作)を許可します。0を書くことによってA/D変換部は(電源が)OFFにされます。変換が進行中 にA/D変換部をOFFにすることはその変換を(途中)終了します。
● ﾋﾞｯﾄ6 - ADSC : A/D変換開始 (ADC Start Conversion)
単独変換動作で各変換を始めるにはこのﾋﾞｯﾄへ1を書いてください。連続変換動作で最初の変換を始めるにはこのﾋﾞｯﾄへ1を書いて ください。A/D変換部が許可される(ADEN=1)と同時にADSCが書かれるか、またはA/D変換部が許可されてしまった後にADSCが書 かれた後の初回変換は、通常の13に代わって25変換ｸﾛｯｸ周期で行います。この初回変換はA/D変換部の初期化を実行します。
ADSCは変換が進行中である限り1として読めます。変換が完了すると0に戻ります。このﾋﾞｯﾄへの0書き込みは無効です。
● ﾋﾞｯﾄ5 - ADATE : A/D変換自動起動許可 (ADC Auto Trigger Enable)
このﾋﾞｯﾄが1を書かれると、A/D変換の自動起動が許可されます。A/D変換器は選択した起動信号の上昇端で変換を開始します。こ の起動元はA/D変換制御/状態ﾚｼﾞｽﾀB(ADCSRB)のA/D変換起動要因選択(ADTS2～0)ﾋﾞｯﾄ設定によって選択されます。
● ﾋﾞｯﾄ4 - ADIF : A/D変換完了割り込み要求ﾌﾗｸﾞ (ADC Interrupt Flag)
A/D変換が完了し、A/Dﾃﾞｰﾀ ﾚｼﾞｽﾀが更新されると、このﾌﾗｸﾞが設定(1)されます。ｽﾃｰﾀｽ ﾚｼﾞｽﾀ(SREG)の全割り込み許可(I)ﾋﾞｯﾄと A/D変換完了割り込み許可(ADIE)ﾋﾞｯﾄが設定(1)されていれば、A/D変換完了割り込みが実行されます。対応する割り込み処理ﾍﾞｸ ﾀを実行する時にADIFはﾊｰﾄﾞｳｪｱによって解除(0)されます。代わりにこのﾌﾗｸﾞに論理1を書くことによってもADIFは解除(0)されます。
ADCSRAで読み-変更-書き(ﾘｰﾄﾞ ﾓﾃﾞｨﾌｧｲ ﾗｲﾄ)を行うと、保留中の割り込みが禁止され得ることに注意してください。これはSBI,CBI 命令が使用される場合にも適用されます(訳注:ｱﾄﾞﾚｽ範囲外のため、本行は不適切です)。
● ﾋﾞｯﾄ3 - ADIE : A/D変換完了割り込み許可 (ADC Interrupt Enable)
このﾋﾞｯﾄが1を書かれ、SREGの全割り込み許可(I)ﾋﾞｯﾄが設定(1)されていると、A/D変換完了割り込みが活性に(許可)されます。この ﾋﾞｯﾄが解除(0)されると、この割り込みは禁止されます(訳注:共通性のため本行追加)。
● ﾋﾞｯﾄ2～0 - ADPS2～0 : A/D変換ｸﾛｯｸ選択 (ADC Prescaler Select Bits)
これらのﾋﾞｯﾄはXTAL(ｼｽﾃﾑ)周波数とA/D変換部への入力ｸﾛｯｸ間の分周値を決めます。
表28-5. A/D変換ｸﾛｯｸ選択 (CK=ｼｽﾃﾑ ｸﾛｯｸ) ADPS2
A/D変換ｸﾛｯｸ
0
CK/2
0 0 0 1 1 1 1
CK/2 CK/4 CK/8 CK/16 CK/32 CK/64 CK/128
ADPS1 0 0 1 1 0 0 1 1
ADPS0 0 1 0 1 0 1 0 1
28.9.3. ADCSRB - A/D制御/状態ﾚｼﾞｽﾀB (ADC Control and Status Register B) 名称 : ADCSRB
変位 : $7B ﾘｾｯﾄ : $00 特質 :
-- ACME - - - ADTS2～0
7 6 5 4 3 2 1 0
ﾋﾞｯﾄ
R/W R/W
R/W R
R R
R/W R
0 0
0 0
0 0
0 0
ｱｸｾｽ種別 ﾘｾｯﾄ値
● ﾋﾞｯﾄ6 - ACME : ｱﾅﾛｸﾞ比較器多重器許可 (Analog Comparator Multiplexer Enable)
このﾋﾞｯﾄが論理1を書かれ、A/D変換部がOFF(ADCSRAのADENﾋﾞｯﾄが0)にされると、A/D変換の多重器がｱﾅﾛｸﾞ比較器への反転 入力を選択します。このﾋﾞｯﾄが論理0を書かれると、AIN1がｱﾅﾛｸﾞ比較器の反転入力に印加されます。このﾋﾞｯﾄの詳細な記述につい ては「ｱﾅﾛｸﾞ比較器入力選択」をご覧ください。
● ﾋﾞｯﾄ2～0 - ADTS2～0 : A/D変換自動起動要因選択 (ADC Auto Trigger Source) A/D変換制御/状態ﾚｼﾞｽﾀA(ADCSRA)のA/D変換自動起動許可(ADATE)ﾋﾞｯﾄが1を書 かれると、これらのﾋﾞｯﾄ値はどの起動元がA/D変換を起動するかを選択します。ADATE が解除(0)されると、ADTS2～0設定は無効です。変換は選択した割り込みﾌﾗｸﾞの上昇端 によって起動されます。解除(0)されている起動元から設定(1)されている起動元への切り 替えが、起動信号上に上昇端を生成することに注意してください。ADCSRAのA/D許可 (ADEN)ﾋﾞｯﾄが設定(1)されているなら、これが変換を開始させます。連続変換動作(ADT S2～0=0)への切り替えは、例えA/D変換完了割り込み要求ﾌﾗｸﾞが設定(1)されていても、
起動事象を引き起こしません。
表28-6. A/D変換自動起動元選択 起動元 ADTS2～0
連続変換動作 0 0 0
ｱﾅﾛｸﾞ比較器 0 0 1
外部割り込み要求0 0 1 0
ﾀｲﾏ/ｶｳﾝﾀ0比較A一致 0 1 1
ﾀｲﾏ/ｶｳﾝﾀ0溢れ 1 0 0
ﾀｲﾏ/ｶｳﾝﾀ1比較B一致 1 0 1
ﾀｲﾏ/ｶｳﾝﾀ1溢れ 1 1 0
ﾀｲﾏ/ｶｳﾝﾀ1捕獲要求 1 1 1
28.9.4. ADCL - A/D変換ﾃﾞｰﾀ ﾚｼﾞｽﾀ下位 (ADC Data Register Low) [ADLAR=0]
A/D変換が完了すると、その結果がADCHとADCLの2つのﾚｼﾞｽﾀで得られます。
ADCLが読まれると、A/Dﾃﾞｰﾀ ﾚｼﾞｽﾀはADCHが読まれるまで更新されません。従ってこの結果が左揃えで且つ8ﾋﾞｯﾄを越える精度 が必要とされないなら、ADCHを読むことで用が足ります。さもなければADCLが先に、その後にADCHが読まれなければなりません。
A/D多重器選択ﾚｼﾞｽﾀ(ADMUX)の左揃え選択(ADLAR)ﾋﾞｯﾄとA/Dﾁｬﾈﾙ選択(MUX3～0)ﾋﾞｯﾄはこのﾚｼﾞｽﾀから結果を読む方法に影 響を及ぼします。ADLARが設定(1)ならば結果は左揃えにされます。ADLARが解除(0:既定)ならば結果は右揃えにされます。
名称 : ADCL 変位 : $78 ﾘｾｯﾄ : $00 特質 : ADLAR=0
ADC7～0
7 6 5 4 3 2 1 0
ﾋﾞｯﾄ
R R
R R
R R
R R
0 0
0 0
0 0
0 0
ｱｸｾｽ種別 ﾘｾｯﾄ値
● ﾋﾞｯﾄ7～0 - ADC7～0 : A/D変換結果 (ADC Conversion result)
これらのﾋﾞｯﾄは変換での結果を表します。詳細については「A/D変換の結果」を参照してください。
28.9.5. ADCH - A/D変換ﾃﾞｰﾀ ﾚｼﾞｽﾀ上位 (ADC Data Register High) [ADLAR=0]
名称 : ADCH 変位 : $79 ﾘｾｯﾄ : $00 特質 : ADLAR=0
- - - ADC9,8
7 6 5 4 3 2 1 0
ﾋﾞｯﾄ
R R
R R
R R
R R
0 0
0 0
0 0
0 0
ｱｸｾｽ種別 ﾘｾｯﾄ値
● ﾋﾞｯﾄ1,0 - ADC9,8 : A/D変換結果 (ADC Conversion result) A/D変換ﾃﾞｰﾀ ﾚｼﾞｽﾀ下位(ADCL)を参照してください。
28.9.6. ADCL - A/D変換ﾃﾞｰﾀ ﾚｼﾞｽﾀ下位 (ADC Data Register Low) [ADLAR=1]
名称 : ADCL 変位 : $78 ﾘｾｯﾄ : $00 特質 : ADLAR=1
ADC1,0 - - -
-7 6 5 4 3 2 1 0
ﾋﾞｯﾄ
R R
R R
R R
R R
0 0
0 0
0 0
0 0
ｱｸｾｽ種別 ﾘｾｯﾄ値
● ﾋﾞｯﾄ7,6 - ADC1,0 : A/D変換結果 (ADC Conversion result) A/D変換ﾃﾞｰﾀ ﾚｼﾞｽﾀ下位(ADCL)を参照してください。
28.9.7. ADCH - A/D変換ﾃﾞｰﾀ ﾚｼﾞｽﾀ上位 (ADC Data Register High) [ADLAR=1]
名称 : ADCH 変位 : $79 ﾘｾｯﾄ : $00 特質 : ADLAR=1
ADC9～2
7 6 5 4 3 2 1 0
ﾋﾞｯﾄ
R R
R R
R R
R R
0 0
0 0
0 0
0 0
ｱｸｾｽ種別 ﾘｾｯﾄ値
● ﾋﾞｯﾄ7～0 - ADC9～2 : A/D変換結果 (ADC Conversion result) A/D変換ﾃﾞｰﾀ ﾚｼﾞｽﾀ下位(ADCL)を参照してください。
28.9.8. DIDR0 - ﾃﾞｼﾞﾀﾙ入力禁止ﾚｼﾞｽﾀ0 (Digital Input Disable Register 0)
各々のﾋﾞｯﾄは論理1を書かれると、対応するADCnﾋﾟﾝのﾃﾞｼﾞﾀﾙ入力緩衝部が禁止されます。このﾋﾞｯﾄが設定(1)されると、対応する ﾎﾟｰﾄ入力ﾚｼﾞｽﾀのﾋﾞｯﾄ(PINx)は常に0として読みます。ｱﾅﾛｸﾞ信号がADCnﾋﾟﾝに印加され、そのﾋﾟﾝからのﾃﾞｼﾞﾀﾙ入力が必要とされな い時にﾃﾞｼﾞﾀﾙ入力緩衝部での消費電力を削減するため、そのﾋﾞｯﾄは論理1を書かれるべきです。
名称 : DIDR0 変位 : $7E ﾘｾｯﾄ : $00 特質 :
-- - ADC5D ADC4D ADC3D ADC2D ADC1D ADC0D
7 6 5 4 3 2 1 0
ﾋﾞｯﾄ
R/W R/W
R/W R/W
R/W R/W
R R
0 0
0 0
0 0
0 0
ｱｸｾｽ種別 ﾘｾｯﾄ値
● ﾋﾞｯﾄ5 - ADC5 : ADC5ﾃﾞｼﾞﾀﾙ入力禁止 (ADC5 Digital Input Disable)
● ﾋﾞｯﾄ4 - ADC4 : ADC4ﾃﾞｼﾞﾀﾙ入力禁止 (ADC4 Digital Input Disable)
● ﾋﾞｯﾄ3 - ADC3 : ADC3ﾃﾞｼﾞﾀﾙ入力禁止 (ADC3 Digital Input Disable)
● ﾋﾞｯﾄ2 - ADC2 : ADC2ﾃﾞｼﾞﾀﾙ入力禁止 (ADC2 Digital Input Disable)
● ﾋﾞｯﾄ1 - ADC1 : ADC1ﾃﾞｼﾞﾀﾙ入力禁止 (ADC1 Digital Input Disable)
● ﾋﾞｯﾄ0 - ADC0 : ADC0ﾃﾞｼﾞﾀﾙ入力禁止 (ADC0 Digital Input Disable)
29. DBG - ﾃﾞﾊﾞｯｸﾞWIRE 内蔵ﾃﾞﾊﾞｯｸﾞ ｼｽﾃﾑ (debugWIRE On-chip Debug System) 29.1. 特徴
・ 完全なﾌﾟﾛｸﾞﾗﾑの流れ制御
・ RESETﾋﾟﾝを除くﾃﾞｼﾞﾀﾙとｱﾅﾛｸﾞ両方でのﾁｯﾌﾟ全機能のｴﾐｭﾚｰﾄ
・ 実時間(ﾘｱﾙ ﾀｲﾑ)動作
・ ｼﾝﾎﾞﾘｯｸ ﾃﾞﾊﾞｯｸﾞ支援 (ｱｾﾝﾌﾞﾘ及びC言語または他の高位言語)
・ 無制限数のﾌﾟﾛｸﾞﾗﾑ中断点(ﾌﾞﾚｰｸ ﾎﾟｲﾝﾄ : ｿﾌﾄｳｪｱ中断点使用)
・ 邪魔しない動作
・ 実ﾃﾞﾊﾞｲｽと同じ電気的特性
・ 自動設定ｼｽﾃﾑ
・ 高速動作
・ 不揮発性ﾒﾓﾘのﾌﾟﾛｸﾞﾗﾐﾝｸﾞ