PIND 6 PIND 5 PIND 4 PIND 3 PIND 2 PIND 1
23. SPI - 直列周辺ｲﾝﾀｰﾌｪｰｽ (Serial Peripheral Interface)
23.4. ﾃﾞｰﾀ転送形式
直列ﾃﾞｰﾀに関してはSPI制御ﾚｼﾞｽﾀ(SPCR)のSCK位相(CPHA)とSCK極性(CPOL)制御ﾋﾞｯﾄによって決定されるSCK位相と極性で4つ の組み合わせがあります。ﾃﾞｰﾀ ﾋﾞｯﾄは安定のためﾃﾞｰﾀ信号に対して充分な時間を保証するSCK信号の反対端でｼﾌﾄ出力と(入力) ﾗｯﾁが行われます。下表はCPOLとCPHAの設定を要約します。
表23-2. CPOL,CPHA機能動作
CPOL SCK後行端
0 出力設定/下降端
入力採取/下降端 SCK先行端
0
入力採取/上昇端 出力設定/上昇端 SPI動作種別番号
0 1 2 3
1 1
CPHA 0 1 0 1
入力採取/下降端 出力設定/下降端
出力設定/上昇端 入力採取/上昇端 SPIﾃﾞｰﾀ転送形式は以下の図で示されます。
図23-3. SPIﾃﾞｰﾀ転送形式 (CPHA=0)
LSB ﾋﾞｯﾄ1 ﾋﾞｯﾄ2 ﾋﾞｯﾄ3 ﾋﾞｯﾄ4 ﾋﾞｯﾄ5 ﾋﾞｯﾄ6 MSB MSB先行 (DORD=0)
SCK (CPOL=0) 動作種別 0 SCK (CPOL=1) 動作種別 2
MOSI (主装置送出) MISO (従装置送出) SS (従装置選択) MOSI/MISO入力採取
MSB ﾋﾞｯﾄ6 ﾋﾞｯﾄ5 ﾋﾞｯﾄ4 ﾋﾞｯﾄ3 ﾋﾞｯﾄ2 ﾋﾞｯﾄ1 LSB LSB先行 (DORD=1)
図23-4. SPIﾃﾞｰﾀ転送形式 (CPHA=1)
LSB ﾋﾞｯﾄ1 ﾋﾞｯﾄ2 ﾋﾞｯﾄ3 ﾋﾞｯﾄ4 ﾋﾞｯﾄ5 ﾋﾞｯﾄ6 MSB MSB先行 (DORD=0)
SCK (CPOL=0) 動作種別 1 SCK (CPOL=1) 動作種別 3
MOSI (主装置送出) MISO (従装置送出) SS (従装置選択) MOSI/MISO入力採取
MSB ﾋﾞｯﾄ6 ﾋﾞｯﾄ5 ﾋﾞｯﾄ4 ﾋﾞｯﾄ3 ﾋﾞｯﾄ2 ﾋﾞｯﾄ1 LSB LSB先行 (DORD=1)
23.5. SPI用ﾚｼﾞｽﾀ
23.5.1. SPCR - SPI制御ﾚｼﾞｽﾀ (SPI Control Register)
LD系とST系の命令を使用し、ﾃﾞｰﾀ空間としてI/Oﾚｼﾞｽﾀをｱｸｾｽする時は、提供された変位が使用されなければなりません。I/O特定 命令のINとOUTを使用する時は、この変位が$20で減算され、I/Oｱﾄﾞﾚｽの変位は$00～$3F内になります。
名称 : SPCR 変位 : $4C ($2C) ﾘｾｯﾄ : $00
特質 : I/O特定命令でﾃﾞｰﾀ空間としてI/Oﾚｼﾞｽﾀをｱｸｾｽする時の変位ｱﾄﾞﾚｽは$2Cです。
SPIE SPE DORD MSTR CPOL CPHA SPR1,0
7 6 5 4 3 2 1 0
ﾋﾞｯﾄ
R/W R/W
R/W R/W
R/W R/W
R/W R/W
0 0
0 0
0 0
0 0
ｱｸｾｽ種別 ﾘｾｯﾄ値
● ﾋﾞｯﾄ7 - SPIE : SPI割り込み許可 (SPI Interrupt Enable)
ｽﾃｰﾀｽ ﾚｼﾞｽﾀ(SREG)の全割り込み許可(I)ﾋﾞｯﾄが設定(1)されて、SPI状態ﾚｼﾞｽﾀ(SPSR)でSPI割り込み要求ﾌﾗｸﾞ(SPIF)が設定(1)され ると、このﾋﾞｯﾄがSPI割り込みを実行させます。
● ﾋﾞｯﾄ6 - SPE : SPI許可 (SPI Enable)
SPEﾋﾞｯﾄが1を書かれるとSPIが許可されます。どのSPI操作を許可するにも、このﾋﾞｯﾄが設定(1)されなければなりません。
● ﾋﾞｯﾄ5 - DORD : ﾃﾞｰﾀ順選択 (Data Order)
DORDﾋﾞｯﾄが1を書かれるとﾃﾞｰﾀ語のLSBが最初に転送されます。DORDﾋﾞｯﾄが0を書かれるとMSBが最初に転送されます。
● ﾋﾞｯﾄ4 - MSTR : 主装置/従装置選択 (Master/Slave Select)
このﾋﾞｯﾄは1を書かれると主装置動作、論理0を書かれると従装置動作を選択します。SSが入力として設定され、MSTRが設定(1)の間 にLowへ駆動されると、MSTRが解除(0)され、SPI状態ﾚｼﾞｽﾀ(SPSR)でSPI割り込み要求ﾌﾗｸﾞ(SPIF)が設定(1)になります。その後に使 用者はSPI主装置動作を再び許可するためにMSTRを設定(1)しなければなりません。
● ﾋﾞｯﾄ3 - CPOL : SCK極性選択 (Clock Polarity)
このﾋﾞｯﾄが1を書かれると、ｱｲﾄﾞﾙ時にSCKはHighです。CPOLが0を書かれると、ｱｲﾄﾞ ﾙ時にSCKはLowです。例については図23-3.と図23-4.を参照してください。CPOL機 能は右で要約されます。
表23-3. CPOL機能動作
CPOL SCK後行端
0 下降端
上昇端 SCK先行端
1
上昇端 下降端
● ﾋﾞｯﾄ2 - CPHA : SCK位相選択 (Clock Phase)
このSCK位相選択(CPHA)ﾋﾞｯﾄの設定はﾃﾞｰﾀがSCKnの先行(先)端または後行(後)端 で採取/(設定)されるかを決めます。例については図23-3.と図23-4.を参照してくださ い。CPHA機能は右で要約されます。
表23-4. CPHA機能動作
CPHA SCK後行端
0 出力設定
入力採取 SCK先行端
1
入力採取 出力設定
● ﾋﾞｯﾄ1,0 - SPR1,0 : SPIｸﾛｯｸ選択 (SPI Clock Rate Select 1 and 0)
これら2ﾋﾞｯﾄは主装置として設定されたﾃﾞﾊﾞｲｽのSCK速度を制御します。従装置でのSPR1とSPR0は無効です。SCKと(ｼｽﾃﾑ)発振器ｸ ﾛｯｸ周波数fOSC間の関連は下表で示されます。
表23-5. SCKn速度選択 (fOSC=CPUｸﾛｯｸ周波数) SPR1
SCK周波数
0
fOSC/4 fOSC/16
0
fOSC/64 fOSC/128
SPR0 0
0 1
1 0
1 0 1
1 0
1 1
1 0
fOSC/2 fOSC/8 fOSC/32
SPI2X
SPIF WCOL - - - SPI2X
7 6 5 4 3 2 1 0
ﾋﾞｯﾄ
R/W R
R R
R R
R R
0 0
0 0
0 0
0 0
ｱｸｾｽ種別 ﾘｾｯﾄ値
23.5.2. SPSR - SPI状態ﾚｼﾞｽﾀ (SPI Status Register)
LD系とST系の命令を使用し、ﾃﾞｰﾀ空間としてI/Oﾚｼﾞｽﾀをｱｸｾｽする時は、提供された変位が使用されなければなりません。I/O特定 命令のINとOUTを使用する時は、この変位が$20で減算され、I/Oｱﾄﾞﾚｽの変位は$00～$3F内になります。
名称 : SPSR 変位 : $4D ($2D) ﾘｾｯﾄ : $00
特質 : I/O特定命令でI/Oﾚｼﾞｽﾀをｱｸｾｽする時の変位ｱﾄﾞﾚｽは$2Dです。
● ﾋﾞｯﾄ7 - SPIF : SPI割り込み要求ﾌﾗｸﾞ (SPI Interrupt Flag)
直列転送が完了すると、このSPIFﾌﾗｸﾞが設定(1)されます。全割り込みが許可(ｽﾃｰﾀｽ ﾚｼﾞｽﾀ(SREG)の全割り込み許可(I)ﾋﾞｯﾄ=1)され て、SPI制御ﾚｼﾞｽﾀ(SPCR)でSPI割り込み許可(SPIE)ﾋﾞｯﾄが設定(1)されるなら、割り込みが生成されます。SPIが主装置動作の時にSS ﾋﾟﾝが入力でLowに駆動されるなら、これもこのSPIFﾌﾗｸﾞを同様に設定(1)します。対応する割り込み処理ﾍﾞｸﾀを実行する時にSPIFは ﾊｰﾄﾞｳｪｱによって解除(0)されます。代わりにSPIFが設定(1)されたSPI状態ﾚｼﾞｽﾀ(SPSR)を始めに読み、その後にSPIﾃﾞｰﾀ ﾚｼﾞｽﾀ (SPDR)をｱｸｾｽすることによってもSPIFﾌﾗｸﾞは解除(0)されます。
● ﾋﾞｯﾄ6 - WCOL : 上書き発生ﾌﾗｸﾞ (Write Collision Flag)
ﾃﾞｰﾀ転送中にSPIﾃﾞｰﾀ ﾚｼﾞｽﾀ(SPDR)が書かれると、このWCOLﾋﾞｯﾄが設定(1)されます。WCOLﾋﾞｯﾄ(とSPIFﾋﾞｯﾄ)はWCOLが設定(1) されたSPI状態ﾚｼﾞｽﾀ(SPSR)を始めに読み、その後にSPIﾃﾞｰﾀ ﾚｼﾞｽﾀ(SPDR)をｱｸｾｽすることによって解除(0)されます。
● ﾋﾞｯﾄ0 - SPI2X : SPIn倍速許可 (Double SPI Speed Bit)
このﾋﾞｯﾄが論理1を書かれると、SPIが主装置動作の時にSCK速度(SCK周波数)が倍にされます(表23-5.参照)。これは最小SCK周期 が2CPUｸﾛｯｸ周期であることを意味します。SPIが従装置として設定される時にSPIはfOSC(CPUｸﾛｯｸ周波数)/4またはそれ以下での 動作のみ保証されます。
SPIｲﾝﾀｰﾌｪｰｽはﾌﾗｯｼｭ ﾒﾓﾘやEEPROMの書き換え(読み書き)にも使用されます。ﾌﾟﾛｸﾞﾗﾐﾝｸﾞと照合については直列ﾌﾟﾛｸﾞﾗﾐﾝｸﾞをご 覧ください。
23.5.3. SPDR - SPIﾃﾞｰﾀ ﾚｼﾞｽﾀ (SPI Data Register)
LD系とST系の命令を使用し、ﾃﾞｰﾀ空間としてI/Oﾚｼﾞｽﾀをｱｸｾｽする時は、提供された変位が使用されなければなりません。I/O特定 命令のINとOUTを使用する時は、この変位が$20で減算され、I/Oｱﾄﾞﾚｽの変位は$00～$3F内になります。
名称 : SPDR 変位 : $4E ($2E) ﾘｾｯﾄ : $xx
特質 : I/O特定命令でI/Oﾚｼﾞｽﾀをｱｸｾｽする時の変位ｱﾄﾞﾚｽは$2Eです。
7 6 5 4 3 2 1 0
ﾋﾞｯﾄ
R/W R/W
R/W R/W
R/W R/W
R/W R/W
不定 不定
不定 不定
不定 不定
不定 不定
ｱｸｾｽ種別 ﾘｾｯﾄ値
SPID7～0
● ﾋﾞｯﾄ7～0 - SPID7～0 : SPIﾃﾞｰﾀ (SPI Data)
SPIﾃﾞｰﾀ ﾚｼﾞｽﾀはSPIｼﾌﾄ ﾚｼﾞｽﾀとﾚｼﾞｽﾀ ﾌｧｲﾙ(汎用ﾚｼﾞｽﾀ)間のﾃﾞｰﾀ転送に使用される読み書き可能なﾚｼﾞｽﾀです。このﾚｼﾞｽﾀへ の書き込みがﾃﾞｰﾀ送信を開始します。このﾚｼﾞｽﾀの読み込みはｼﾌﾄ ﾚｼﾞｽﾀの受信緩衝部読み出しを引き起こします。