61
62
参考文献
[1-1] 小川智彦, 小林春夫, 高橋洋介, 堀田正生, 「冗長性をもった逐次比較近似ＡＤ変
換アルゴリズム」, 電子情報通信学会 回路とシステム研究会, 東京 (2007年10月).
[1-2] 小川智彦, 小林春夫, 高橋洋介, 傘昊, 堀田正生, 「冗長性をもった逐次比較近似Ａ
Ｄ変換アルゴリズム-コンパレータ2個の場合-」, 電気学会 電子回路研究会（ECT-08-25) 豊橋（2008年3月）.
[1-3] M. Hesener, T. Eichler, A. Hanneberg, D. Herbison, F. Kuttner, H. Wenske, “A 14b 40MS/s Redundant SAR ADC with 480MHz Clock in 0.13µm CMOS,” Tech.
Digest of ISSCC (Feb. 2007).
[1-4] F.Kuttner, “A 1.2V 10b 20MSample/s non-binary successive approximation ADC in 0.13μm CMOS,” Tech. Digest of ISSCC, (Feb. 2002).
[1-5] Tomohiko Ogawa, Haruo Kobayashi, Masao Hotta,Yosuke Takahashi, Hao San, Nobukazu Takai"SAR ADC Algorithm with Redundancy", IEEE Asia Pacific Conference on Circuits and Systems, Macao, China, pp.268-271 (Dec. 2008).
[1-6] T. Ogawa, H. Kobayashi, Y. Takahashi, N. Takai, M. Hotta, H. San, T. Matsuura, A. Abe, K. Yagi, T. Mori : “SAR ADC Algorithm with Redundancy and Digital Error Correction”, IEICE Trans. Fundamentals, vol.E93-A, no.2, (Feb. 2010).
[1-7] 小川 智彦, 松浦 達治, 小林 春夫, 高井 伸和, 堀田 正生, 傘 昊, 阿部 彰, 八木 勝義, 森 俊彦,“逐次比較近似ADC コンパレータ・オフセット影響の冗長アルゴリズム によるディジタル補正技術,”電子情報通信学会誌 和文誌C , Vol.J93-C, No.3 （2011 年3月）
[1-8] 小川 智彦, 小林 春夫, 高橋 洋介, 傘 昊, 堀田 正生, 「冗長性をもった逐次比較 近似ＡＤ変換アルゴリズム-３個の比較器を持つ場合-」 , 電子情報通信学会, 第21回 回路とシステム（軽井沢）ワークショップ（2008年4月）.
[1-9] 相良 岩男(著), “A/D・D/A変換回路入門~第2版~”, 日刊工業新聞社
[1-10] Y. Kobayashi, H. Kobayashi, “SAR ADC Algorithm with Redundancy Based on Fibonacci Sequence”, IEEJ AVIC, Ho Chi Minh City, Vietnam (Oct. 2014)
[1-11] 小林佑太朗, 小林春夫 「逐次比較近似 ADC の整数論に基づく冗長アルゴリズム
設計」電気学会, 電子回路研究会, 島根 (2014年7月)
[1-12] 小林佑太朗, 香積正基, 楊志翔, 小林春夫「ADC/DAC のフィボナッチ数列を用い
た冗長性設計の検討」 電気学会 電子回路研究会, 奈良 (2013年10月)
[1-13] T. Okazaki, D. Kanemoto, R. Pokharel, K. Yoshida, H. Kanaya : “A design technique for a high-speed SAR ADC using non-binary search algorithm and redundancy”, Asia-Pacific Microwave Conference (Nov. 2013)
63
[1-14] T. Okazaki, D. Kanemoto, R. Pokharel, K. Yoshida, H. Kanaya : “A Design Methodology for SAR ADC Optimal Redundancy Bit”, IEICE Electronics Express, Vol.11, No.10, (Apr. 2014)
[1-15] 小林 佑太朗, 小林 春夫, “整数論を用いたAD/DA変換器の研究”, 群馬大学学位修 士論文 (2016年3月)
[1-16] 小林佑太朗, 小林春夫, 「逐次比較近似 ADC の整数論に基づく冗長アルゴリズム
設計」, 電気学会 電子回路研究会 島根 （２０１４年７月３日, ４日）電気学会
[1-17] 楊志翔, 小林佑太朗, シャイフルニザムビンモーヤ, 小林春夫: 「フィボナッチ数
列を用いたＤＡ変換回路アーキテクチャ」第4回 電気学会 東京支部 栃木・群馬支所 合同研究発表会, 桐生(2014年3月).
[1-18] 荒船拓也,澁谷将平,小林佑太朗,小林春夫「フィボナッチ数列重み付け SAR ADC
のためのDACの検討」 電気学会 電子回路研究会(2015年7月3日)
[1-19] 荒船拓也, 澁谷将平, 新井宏崇, 小林春夫 「フィボナッチ冗長設計逐次比較 AD
変換器の補正力の定量化及び加減算型フィボナッチ重み付け DA 変換器の提案」第 7 回 電気学会東京支部栃木・群馬支所 合同研究発表会(2017年3月2日)
[1-20] 荒船拓也, 小林 春夫, 「スイッチング電源のノッチ発生とEMI低減化, フィボナ
ッチSAR ADCおよびジッタ試験回路の研究」, 群馬大学学位修士論文 (2017年3月)
[1-21] 新井宏崇, 小林佑太朗, 小林春夫「フィボナッチ数列重み付け逐次比較近似ＡＤＣ
と単峰関数の黄金分割探索法との関係の考察」電子情報通信学会 回路とシステム研 究会, 東京 (2016年10月)
[1-22] H Arai, T Arafune, S Shibuya, Y Kobayashi, K Asami, H Kobayashi, “Fibonacci Sequence Weighted SAR ADC as Golden Section Search”, International Symposium on Intelligent Signal Processing and Communication Systems 2017, Xiamen, China (Nov. 2017)
[1-23] H Arai, T Arafune, S Shibuya, Y Kobayashi, K Asami, H Kobayashi, “Redundant SAR ADC Algorithm for Minute Current Measurement”, International Conference on Mechanical, Electrical and Medical Intelligent System 2017, Kiryu, Japan (Nov.
2017)
64
第2部 非 2 進 ADC / DAC 設計 ~3 進数~
第1章 序論
2.1.1. 研究背景
半導体は、個別半導体(ディスクリート半導体)から集積回路(IC：Integrated Circuit)、
大規模集積回路(LSI：Large Scale Integration) へと集積度を向上させてきた。これととも に、社会と産業に大きな影響を与えるようになった。今や、半導体なくして、家庭や社会の 生活が成り立たない。半導体は、今日の高度情報化社会を支える重要なキーパーツである。
半導体がここまで重要な地位を占めるようになったのは、IC 自体の進化（集積度向上）
と、設計技術の革新・進展がある。機能の多様化と高性能化、低消費電力化を実現し、応用 分野を拡大してきたのである。[1]
1.1.1節で述べたように、アナログ信号をディジタル信号へ相互に変換するデバイスであ
るAD 変換器や DA 変換器が必要不可欠であり、様々なシステムの進化に伴い、組み込ま れるAD変換器やDA変換器へ要求される性能は年々高くなっている。
そこで第2部では、DA変換器及び、逐次比較近似AD変換器の回路規模の縮小が見込ま れるアルゴリズムの開発を目的とする。
65
2.1.2. 本研究の概要
すべての整数を表現することが出来れば、DA変換器として成立させることができる。一 般的に用いられている加算型DA変換器では、2進数までしかすべての整数を表現すること が出来ない。しかし加減算型DA 変換器を用いると3 進数まですべての整数を表現するこ とが可能である。
そこで本研究では、3進数重みを出力可能なDA変換器及び、そのDA変換器を用いた逐 次比較近似 AD 変換器の構成や動作を提案し、この回路の回路規模が従来手法より縮小す る可能性があることを示す。
2.1.3. 第 2 部の構成
第2部の構成は次のようになっている。第1章で第2部の概要を述べ、次に第2章でDA 変換器の基礎事項説明を行い、第3章では3進数について説明を行う。第4章で3進数を 用いたDA変換器が設計可能であることを示し、第5章では3進数DA変換器を逐次比較 近似AD変換器用いて探索が可能であることを示し、第7章で成果をまとめる。
66