S1C8F626は2種類の発振回路(OSC1およびOSC3)を 内蔵したツインクロック仕様となっています。
OSC3発振回路はCPUや一部の周辺回路を高速動作 させるためのメインクロック(Max. 8.2MHz)を、
OSC1発振回路は低電力動作用のサブクロック(Typ.
32.768kHz)を発生します。
図5.4.1.1に発振回路の構成を示します。
CPUへ OSC1
発振回路
クロック 切り換え OSC3
発振回路
周辺回路ヘ
SOSC3 発振回路 制御信号
CLKCHG
CPUクロック 選択信号
一部の 周辺回路へ
SLEEP ステータス
プリ スケーラ
(fOSC3) (fOSC1)
図5.4.1.1 発振回路の構成
イニシャルリセット時、CPUの動作クロックには OSC3発振回路が選択されます。
OSC3発振回路のON/OFFとシステムクロックの切 り換え(OSC3↔OSC1)はソフトウェアによって制御 できます。OSC3発振回路はCPUや一部の周辺回路 の高速動作が必要な場合に使用します。それ以外 の場合は消費電流を低減させるためにOSC3発振を 停止させ、OSC1を動作クロックとして使用してく ださい。
5.4.2 マスクオプション
S1C8F626では、内蔵発振回路の種類を表5.4.2.1に示 す2種類のオプション(設定1〜設定2)から選択できる ようになっています。
表5.4.2.1 S1C8F626のオプション オプション
設定1 設定2
OSC1発振回路 水晶 水晶
OSC3発振回路 水晶/セラミック
CR
5.4.3 OSC1発振回路
OSC1発振回路は32.768kHz(Typ.)のシステムクロッ クを発生します。
OSC1発振クロックはCPUおよび周辺回路の低速 (低消費電力)動作時のシステムクロックとして使用 されます。また、OSC3をシステムクロックとして 使用する場合にも、計時タイマやストップウォッ チタイマの原振として使用されます。
本発振回路は、SLP命令実行時に発振停止状態とな ります。
図5.4.3.1にOSC1発振回路の構造を示します。
VSS
VSS
OSC2 OSC1
X'tal1 CG1
SLEEPステータス fOSC1
図5.4.3.1 OSC1発振回路(水晶発振)
OSC1端子とOSC2端子間に水晶振動子X'tal 1(Typ.
32.768kHz)を、OSC1端子とVSS間にトリマキャパシ タCG1(0〜25pF)をそれぞれ接続することにより、容 易に水晶発振回路を構成できます。
5.4.4 OSC3発振回路
OSC3発振回路はCPUや一部の周辺回路を高速動作 させる場合のシステムクロックを発生します。
本発振回路はS L P 命令実行時、またはレジスタ SOSC3に"0"設定時に発振停止状態となります。
発振回路の種類としては水晶/セラミック発振、CR 発振のいずれかをオプションで選択できます。
図5.4.4.1にOSC3発振回路の構造を示します。
VSS
OSC4 OSC3
CD3
CG3
発振回路制御信号 SLEEPステータス X'tal3
or Ceramic
fOSC3 Rf
(1) 水晶/セラミック発振回路
OSC4 OSC3
RCR3
発振回路制御信号 SLEEPステータス
fOSC3
5 周辺回路と動作（発振回路と動作モード）
水晶/セラミック発振回路を選択した場合は、OSC3 端子とOSC4端子間に水晶振動子(X'tal3)またはセラ ミック振動子( C e r a m i c ) と帰還抵抗( R f ) を、同 O S C 3 、O S C 4 端子とVS S間にキャパシタを2 個 (CG3、CD3)それぞれ接続することで水晶またはセ ラミック発振回路(Max. 8.2MHz)を構成できます。
CR発振を選択した場合はOSC3端子とOSC4端子間 に抵抗(RCR3)を接続するだけでCR発振回路(Max.
2.2MHz)を構成できます。
5.4.5 CPUクロックの切り換え
OSC1とOSC3のどちらをCPUのシステムクロック として使用するかを、ソフトウェアによって切り 換えることができます。
OSC1でCPUが動作している間は、OSC3発振回路を OFFさせることでパワーセーブが実現できます。
OSC3での動作が必要な場合にOSC3発振回路をON させ、システムクロックを切り換えることで高速動 作が実現できます。この場合、OSC3発振回路をON にしてから発振が安定するまでに数1 0µs e c 〜数 10msecの時間を必要としますので、その時間が経 過した後にクロックの切り換えを行ってください。
OSC3からOSC1に切り換える場合は、クロック切り 換えの直後にOSC3発振回路をOFFしてください。
また、電源投入時にOSC3からOSC1へ切り換える場 合は、OSC1の発振が十分安定するまでに数10msec
〜数秒の時間を必要としますので、その時間が経過 した後にクロックの切り換えを行ってください。
(発振開始時間は発振子、外付け部品によって変動 します。"9 電気的特性"に発振開始時間の一例を示 しますので参照してください。)
図5.4.5.1にクロック切り換えの状態遷移図を示し ます。
* スタンバイ状態からの復帰先は、スタンバイ状態へ遷移する以前のプログラム実行状態となります。
図5.4.5.1 クロック切り換えの状態遷移図
発振 発振 or 停止
停止 HALT状態 OSC1
OSC3 CPUクロック
停止 停止 停止 SLEEP状態 OSC1
OSC3 CPUクロック プログラム実行状態
スタンバイ状態
HALT命令 SLP命令
割り込み * 割り込み *
(入力割り込み) リセット
SOSC3=1 SOSC3=0
CLKCHG=1 CLKCHG=0
発振 発振 OSC3
発振 発振 OSC1
発振 停止 OSC1
高速動作 低速動作 低速・低電力動作
OSC1 OSC3 CPUクロック
OSC1 OSC3 CPUクロック
OSC1 OSC3 CPUクロック
5.4.6 動作モードの切り換え
S1C8F626は2種類の動作モードを持ちます。
1. 通常動作モード
Flash EEPROM内のプログラムを実行する通常 の動作モードです。
VDD = 1.8〜3.6V、内部動作電圧 VD1 = 1.8V 2. Flashプログラミングモード
Flash EEPROMの消去やプログラム/データの書 き込みを行う動作モードです。
VDD = 2.7〜3.6V、内部動作電圧 VD1 = 2.5V 上記のとおり、モードにより内部動作電圧を切り 換える必要があり、これをVDCレジスタで行える ようになっています。通常はVDCレジスタをデ フォルト設定の"0"(VD1 = 1.8V)にして使用します。
動作クロックに合わせた切り換え操作は必要あり ません。Flash EEPROMのプログラミングを行う場 合に、VDCレジスタを"1"に設定します。
注! ･ 動作モードを切り換え後、内部動作電圧が 安定するまでに5msec(Max.)の時間を要し ます。Flash EEPROMのプログラミング は、この安定時間が経過した後に開始して ください。また、再度通常動作モードに戻 す場合も、必ず安定時間経過後にVDCレジ スタを"0"に設定してください。
･ VDC = "1"の状態では消費電流が増加しま す。Flash EEPROMのプログラミング終了 後は、必ずVDCレジスタを"0"に戻してくだ さい。
5.4.7 発振回路と動作モードの制御方法
表5.4.7.1に発振回路と動作モードの制御ビットを示 します。
SOSC3: 00FF02H·D2
OSC3発振回路の発振ON、OFFを制御します。
"1"書き込み: OSC3発振ON
"0"書き込み: OSC3発振OFF 読み出し: 可能
CPUや一部の周辺回路を高速動作させる必要のある 場合にSOSC3を"1"とし、それ以外の場合は、低消 費電力化のため"0"としてください。
イニシャルリセット時、SOSC3は"1"(OSC3発振 ON)に設定されます。
CLKCHG: 00FF02H·D3
CPUの動作クロックを選択します。
"1"書き込み: OSC3クロック
"0"書き込み: OSC1クロック 読み出し: 可能
CPUの動作クロックはCLKCHGに"1"を設定した場 合OSC3、"0"を設定した場合OSC1となります。
イニシャルリセット時、CLKCHGは"1"(OSC3ク ロック)に設定されます。
VDC: 00FF02H·D0
内部動作電圧VD1の値(動作モード)を選択します。
"1"書き込み: 2.5V(Flashプログラミングモード)
"0"書き込み: 1.8V(通常動作モード) 読み出し: 可能
通常動作時はVDC = "0"(VD1 = 1.8V)で使用しま す。Flash EEPROMのプログラミングを行う場合 は、その前にVDCに"1"を書き込み、VD1を2.5Vに 設定してください。
イニシャルリセット時、VDCは"0"(VD1 = 1.8V)に 設定されます。
表5.4.7.1 発振回路と動作モードの制御ビット
SR R/W
1 0
アドレス ビット 名称 機 能 注 釈
00FF02 D7 D6 D5 D4 D3 D2
– – – – CLKCHG SOSC3
– – – – 1 1 –
– – – OSC3
On
– – – – OSC1
Off –
– – –
CPU動作クロック切り換え OSC3発振On/Off制御
読み出し時は 常時"0"
5 周辺回路と動作（発振回路と動作モード）
5.4.8 プログラミング上の注意事項
(1) CPUの高速動作を必要としない場合は低消費電 力化のため、以下に示す設定内容にしたがって 周辺回路を動作させてください。
• CPU動作クロック .... OSC1
• OSC3発振回路 ... OFF
( 一部の周辺回路に対して OSC3クロックが必要ない 場合)
(2) OSC3発振回路をONにしてから発振が安定する までに、数10µsec〜数10msecの時間を必要とし ます。したがって、CPUの動作クロック切り換 え(OSC1→OSC3)はOSC3発振ONの後、充分な 待ち時間をおいてから行ってください。(発振 開始時間は発振子、外付け部品によって変動し ます。"9 電気的特性"に発振開始時間の一例を 示しますので参照してください。)
(3) O S C 3 からO S C 1 へのクロック切り換えと、
OSC3発振OFF は別々の命令で行ってくださ い。1命令で同時に処理すると、CPUの誤動作 につながります。
(4) 電源投入時にOSC3からOSC1へ切り換える場合 は、OSC1の発振が十分安定するまでに数10msec
〜数秒の時間を必要としますので、その時間が 経過した後にクロックの切り換えを行ってくだ さい。(発振開始時間は発振子、外付け部品に よって変動します。"9 電気的特性"に発振開始時 間の一例を示しますので参照してください。) (5) 動作モードを切り換え後、内部動作電圧が安定
するまでに5msec(Max.)の時間を要します。
Flash EEPROMのプログラミングは、この安定 時間が経過した後に開始してください。また、
再度通常動作モードに戻す場合も、必ず安定時 間経過後にVDCレジスタを"0"に設定してくだ さい。
(6) VDC = "1"の状態では消費電流が増加します。
Flash EEPROMのプログラミング終了後は、必 ずVDCレジスタを"0"に戻してください。