WDP 0 WDP 1
13. 外部割り込み
外部割り込みはINT0,INT1ﾋﾟﾝまたはPCINT0～23ﾋﾟﾝの何れかによって起動されます。許可したなら、例えINT0,1またはPCINT0～23 ﾋﾟﾝが出力として設定されても、割り込みが起動することに注目してください。この特徴はｿﾌﾄｳｪｱ割り込みを生成する方法を提供しま す。ﾋﾟﾝ変化割り込みPCI2は許可したPCINT16～23の何れかが切り替わると起動します。ﾋﾟﾝ変化割り込みPCI1は許可したPCINT8
～14の何れかが切り替わると起動します。ﾋﾟﾝ変化割り込みPCI0は許可したPCINT0～7の何れかが切り替わると起動します。ﾋﾟﾝ変化 割り込み許可ﾚｼﾞｽﾀ(PCMSK0,PCMSK1,PCMSK2)は、どのﾋﾟﾝがﾋﾟﾝ変化割り込み要因となるかを制御します。PCINT0～23でのﾋﾟﾝ 変化割り込みは非同期に検知されます。これはそれらの割り込みがｱｲﾄﾞﾙ動作以外の休止形態からもﾃﾞﾊﾞｲｽを起動するのに使用で きることを意味します。
INT0とINT1割り込みは上昇端または下降端(含む両端)、またはLowﾚﾍﾞﾙによって起動できます。これは外部割り込み制御ﾚｼﾞｽﾀA (EICRA)の詳述で示される設定です。INT0またはINT1割り込みがﾚﾍﾞﾙ起動として設定、且つ許可されると、そのﾋﾟﾝがLowに保持さ れる限り、割り込みは(継続的に)起動します。INT0またはINT1の上昇端や下降端割り込みの認知は、17頁の「ｸﾛｯｸ系統とその配給」
で記述されるI/Oｸﾛｯｸの存在を必要とすることに注意してください。INT0とINT1のLowﾚﾍﾞﾙ割り込みは非同期に検知されます。これ はそれらの割り込みがｱｲﾄﾞﾙ動作以外の休止形態からもﾃﾞﾊﾞｲｽを起動するのに使用できることを意味します。I/Oｸﾛｯｸはｱｲﾄﾞﾙ動作 を除く全休止形態で停止されます。
注: ﾚﾍﾞﾙ起動割り込みがﾊﾟﾜｰﾀﾞｳﾝ動作からの起動に使用される場合、この必要としたﾚﾍﾞﾙはﾚﾍﾞﾙ割り込みを起動する完全な起動 復帰のため、MCUに対して充分長く保持されなければならないことに注意してください。このﾚﾍﾞﾙが起動時間の最後に先立って 消滅すると、MCUは今までどおり起動しますが、割り込みが生成されません。起動時間は17頁の「ｼｽﾃﾑ ｸﾛｯｸとｸﾛｯｸ選択」で示 されるようにSUTﾋｭｰｽﾞとCKSELﾋｭｰｽﾞで定義されます。
13.1. ﾋﾟﾝ変化割り込みﾀｲﾐﾝｸﾞ
ﾋﾟﾝ変化割り込みの例は図13-1.で示されます。
図13-1. ﾋﾟﾝ変化割り込みﾀｲﾐﾝｸﾞ PCINTn
clk
本数分合成
Q D E
Q D
～
PCMSKmの PCINTn Q
D D Q D Q PCIFm
A B C
D E
PCINTn A: ﾗｯﾁ B: 遅延 C: 変化 D: 遅延 E: 遅延
clk
PCIFm
- - - - ISC11 ISC10 ISC01 ISC00
7 6 5 4 3 2 1 0
ﾋﾞｯﾄ
EICRA ($69)
R/W R/W
R/W R/W
R R
R R
0 0
0 0
0 0
0 0
Read/Write 初期値
● ﾋﾞｯﾄ7～4 - 予約 (Reserved)
これらのﾋﾞｯﾄは予約されており、常に0として読まれます。
● ﾋﾞｯﾄ3,2 - ISC11,0 : 外部割り込み1条件制御 (Interrupt Sense Control 1 bit1 and 0) 外部割り込み1はｽﾃｰﾀｽ ﾚｼﾞｽﾀ(SREG)の全割り込み許可(I)ﾋﾞｯﾄと外部割り
込み許可ﾚｼﾞｽﾀ(EIMSK)の外部割り込み1許可(INT1)ﾋﾞｯﾄが設定(1)される場 合のINT1外部ﾋﾟﾝによって活性(有効)にされます。割り込みを活性にする外 部INT1ﾋﾟﾝのｴｯｼﾞとﾚﾍﾞﾙは表13-1.で定義されます。INT1ﾋﾟﾝの値はｴｯｼﾞ検 出に先立って採取されています。ｴｯｼﾞまたは論理変化割り込みが選択され る場合、1ｸﾛｯｸ周期よりも長く留まるﾊﾟﾙｽは割り込みを生成します。より短い ﾊﾟﾙｽは割り込みの発生が保証されません。Lowﾚﾍﾞﾙ割り込みが選択される 場合、そのLowﾚﾍﾞﾙは割り込みを生成するために現在実行している命令の 完了まで保たれなければなりません。
13.2. 外部割り込み用ﾚｼﾞｽﾀ
13.2.1. EICRA - 外部割り込み制御ﾚｼﾞｽﾀA (External Interrupt Control Register A) 外部割り込み制御ﾚｼﾞｽﾀAは割り込み条件制御ﾋﾞｯﾄを含みます。
表13-1. 外部割り込み1(INT1)割り込み条件
ISC11 割り込み発生条件
0 INT1ﾋﾟﾝがLowﾚﾍﾞﾙで発生。
INT1ﾋﾟﾝの論理変化(両端)。
1 INT1ﾋﾟﾝの下降端で発生。
INT1ﾋﾟﾝの上昇端で発生。
ISC10
0 1
0 1 0 1
● ﾋﾞｯﾄ1,0 - ISC01,0 : 外部割り込み0条件制御 (Interrupt Sense Control 0 bit1 and 0) 外部割り込み0はｽﾃｰﾀｽ ﾚｼﾞｽﾀ(SREG)の全割り込み許可(I)ﾋﾞｯﾄと外部割り
込み許可ﾚｼﾞｽﾀ(EIMSK)の外部割り込み0許可(INT0)ﾋﾞｯﾄが設定(1)される場 合のINT0外部ﾋﾟﾝによって活性(有効)にされます。割り込みを活性にする外 部INT0ﾋﾟﾝのｴｯｼﾞとﾚﾍﾞﾙは表13-2.で定義されます。INT0ﾋﾟﾝの値はｴｯｼﾞ検 出に先立って採取されています。ｴｯｼﾞまたは論理変化割り込みが選択され る場合、1ｸﾛｯｸ周期よりも長く留まるﾊﾟﾙｽは割り込みを生成します。より短い ﾊﾟﾙｽは割り込みの発生が保証されません。Lowﾚﾍﾞﾙ割り込みが選択される 場合、そのLowﾚﾍﾞﾙは割り込みを生成するために現在実行している命令の 完了まで保たれなければなりません。
表13-2. 外部割り込み0(INT0)割り込み条件
ISC01 割り込み発生条件
0 INT0ﾋﾟﾝがLowﾚﾍﾞﾙで発生。
INT0ﾋﾟﾝの論理変化(両端)。
1 INT0ﾋﾟﾝの下降端で発生。
INT0ﾋﾟﾝの上昇端で発生。
ISC00
0 1
0 1 0 1
13.2.2. EIMSK - 外部割り込み許可ﾚｼﾞｽﾀ (External Interrupt Mask Register)
- - - INT1 INT0
7 6 5 4 3 2 1 0
ﾋﾞｯﾄ
EIMSK
$1D ($3D)
R/W R/W
R R
R R
R R
0 0
0 0
0 0
0 0
Read/Write 初期値
● ﾋﾞｯﾄ7～2 - 予約 (Reserved)
これらのﾋﾞｯﾄは予約されており、常に0として読まれます。
● ﾋﾞｯﾄ1 - INT1 : 外部割り込み1 許可 (External Interrupt Request 1 Enable)
ｽﾃｰﾀｽ ﾚｼﾞｽﾀ(SREG)の全割り込み許可(I)ﾋﾞｯﾄが設定(1)され、INT1ﾋﾞｯﾄが設定(1)されると、INT1外部ﾋﾟﾝ割り込みが許可されます。
外部割り込み制御ﾚｼﾞｽﾀA(EICRA)の割り込み条件制御1のﾋﾞｯﾄ1と0(ISC11,ISC10)は、この外部割り込みがINT1ﾋﾟﾝの上昇端、下降 端、両端、またはLowﾚﾍﾞﾙのどれで活性(有効)にされるかを定義します。例えINT1ﾋﾟﾝが出力として設定されても、このﾋﾟﾝの動きは割 り込み要求を引き起こします。外部割り込み要求1に対応する割り込みはINT1割り込みﾍﾞｸﾀから実行されます。
● ﾋﾞｯﾄ0 - INT0 : 外部割り込み0 許可 (External Interrupt Request 0 Enable)
ｽﾃｰﾀｽ ﾚｼﾞｽﾀ(SREG)の全割り込み許可(I)ﾋﾞｯﾄが設定(1)され、INT0ﾋﾞｯﾄが設定(1)されると、INT0外部ﾋﾟﾝ割り込みが許可されます。
外部割り込み制御ﾚｼﾞｽﾀA(EICRA)の割り込み条件制御0のﾋﾞｯﾄ1と0(ISC01,ISC00)は、この外部割り込みがINT0ﾋﾟﾝの上昇端、下降 端、両端、またはLowﾚﾍﾞﾙのどれで活性(有効)にされるかを定義します。例えINT0ﾋﾟﾝが出力として設定されても、このﾋﾟﾝの動きは割 り込み要求を引き起こします。外部割り込み要求0に対応する割り込みはINT0割り込みﾍﾞｸﾀから実行されます。
13.2.3. EIFR - 外部割り込み要求ﾌﾗｸﾞ ﾚｼﾞｽﾀ (External Interrupt Flag Register)
- - - INTF1 INTF0
7 6 5 4 3 2 1 0
ﾋﾞｯﾄ
EIFR
$1C ($3C)
R/W R/W
R R
R R
R R
0 0
0 0
0 0
0 0
Read/Write 初期値
● ﾋﾞｯﾄ7～2 - 予約 (Reserved)
これらのﾋﾞｯﾄは予約されており、常に0として読まれます。
● ﾋﾞｯﾄ1 - INTF1 : 外部割り込み1要求ﾌﾗｸﾞ (External Interrupt Flag 1)
INT1ﾋﾟﾝ上のｴｯｼﾞまたは論理変化が割り込み要求を起動すると、INTF1が設定(1)になります。ｽﾃｰﾀｽ ﾚｼﾞｽﾀ(SREG)の全割り込み許 可(I)ﾋﾞｯﾄと外部割り込み許可ﾚｼﾞｽﾀ(EIMSK)の外部割り込み1許可(INT1)ﾋﾞｯﾄが設定(1)なら、MCUは対応する割り込みﾍﾞｸﾀへ飛び ます。このﾌﾗｸﾞは割り込みﾙｰﾁﾝが実行されると解除(0)されます。代わりにこのﾌﾗｸﾞは論理1を書くことによっても解除(0)できます。
INT1がﾚﾍﾞﾙ割り込みとして設定されると、このﾌﾗｸﾞは常に解除(0)されます。
● ﾋﾞｯﾄ0 - INTF0 : 外部割り込み0要求ﾌﾗｸﾞ (External Interrupt Flag 0)
INT0ﾋﾟﾝ上のｴｯｼﾞまたは論理変化が割り込み要求を起動すると、INTF0が設定(1)になります。ｽﾃｰﾀｽ ﾚｼﾞｽﾀ(SREG)の全割り込み許 可(I)ﾋﾞｯﾄと外部割り込み許可ﾚｼﾞｽﾀ(EIMSK)の外部割り込み0許可(INT0)ﾋﾞｯﾄが設定(1)なら、MCUは対応する割り込みﾍﾞｸﾀへ飛び ます。このﾌﾗｸﾞは割り込みﾙｰﾁﾝが実行されると解除(0)されます。代わりにこのﾌﾗｸﾞは論理1を書くことによっても解除(0)できます。
INT0がﾚﾍﾞﾙ割り込みとして設定されると、このﾌﾗｸﾞは常に解除(0)されます。
ATmega48A/48PA/88A/88PA/168A/168PA/328/328P [ﾃﾞｰﾀｼｰﾄ] 42 13.2.4. PCICR - ﾋﾟﾝ変化割り込み制御ﾚｼﾞｽﾀ (Pin Change Interrupt Control Register)
- - - PCIE2 PCIE1 PCIE0
7 6 5 4 3 2 1 0
ﾋﾞｯﾄ
PCICR ($68)
R/W R/W
R/W R
R R
R R
0 0
0 0
0 0
0 0
Read/Write 初期値
● ﾋﾞｯﾄ7～3 - 予約 (Reserved)
これらのﾋﾞｯﾄは予約されており、常に0として読まれます。
● ﾋﾞｯﾄ2 - PCIE2 : ﾋﾟﾝ変化割り込み2 許可 (Pin Change Interrupt Enable 2)
ｽﾃｰﾀｽ ﾚｼﾞｽﾀ(SREG)の全割り込み許可(I)ﾋﾞｯﾄが設定(1)され、PCIE2ﾋﾞｯﾄが設定(1)されると、ﾋﾟﾝ変化割り込み2が許可されます。許 可したPCINT16～23ﾋﾟﾝの何れかの変化が割り込みを起こします。このﾋﾟﾝ変化割り込み要求に対応する割り込みはPCI2割り込みﾍﾞｸ ﾀから実行されます。PCINT16～23ﾋﾟﾝはﾋﾟﾝ変化割り込み許可2 ﾚｼﾞｽﾀ(PCMSK2)によって個別に許可されます。
● ﾋﾞｯﾄ1 - PCIE1 : ﾋﾟﾝ変化割り込み1 許可 (Pin Change Interrupt Enable 1)
ｽﾃｰﾀｽ ﾚｼﾞｽﾀ(SREG)の全割り込み許可(I)ﾋﾞｯﾄが設定(1)され、PCIE1ﾋﾞｯﾄが設定(1)されると、ﾋﾟﾝ変化割り込み1が許可されます。許 可したPCINT8～14ﾋﾟﾝの何れかの変化が割り込みを起こします。このﾋﾟﾝ変化割り込み要求に対応する割り込みはPCI1割り込みﾍﾞｸ ﾀから実行されます。PCINT8～14ﾋﾟﾝはﾋﾟﾝ変化割り込み許可1 ﾚｼﾞｽﾀ(PCMSK1)によって個別に許可されます。
● ﾋﾞｯﾄ0 - PCIE0 : ﾋﾟﾝ変化割り込み0 許可 (Pin Change Interrupt Enable 0)
ｽﾃｰﾀｽ ﾚｼﾞｽﾀ(SREG)の全割り込み許可(I)ﾋﾞｯﾄが設定(1)され、PCIE0ﾋﾞｯﾄが設定(1)されると、ﾋﾟﾝ変化割り込み0が許可されます。許 可したPCINT0～7ﾋﾟﾝの何れかの変化が割り込みを起こします。このﾋﾟﾝ変化割り込み要求に対応する割り込みはPCI0割り込みﾍﾞｸﾀ から実行されます。PCINT0～7ﾋﾟﾝはﾋﾟﾝ変化割り込み許可0 ﾚｼﾞｽﾀ(PCMSK0)によって個別に許可されます。
13.2.5. PCIFR - ﾋﾟﾝ変化割り込み要求ﾌﾗｸﾞ ﾚｼﾞｽﾀ (Pin Change Interrupt Flag Register)
- - - PCIF2 PCIF1 PCIF0
7 6 5 4 3 2 1 0
ﾋﾞｯﾄ
PCIFR
$1B ($3B)
R/W R/W
R/W R
R R
R R
0 0
0 0
0 0
0 0
Read/Write 初期値
● ﾋﾞｯﾄ7～3 - 予約 (Reserved)
これらのﾋﾞｯﾄは予約されており、常に0として読まれます。
● ﾋﾞｯﾄ2 - PCIF2 : ﾋﾟﾝ変化割り込み2要求ﾌﾗｸﾞ (Pin Change Interrupt Flag 2)
PCINT16～23ﾋﾟﾝの何れかの論理変化が割り込み要求を起動すると、PCIF2が設定(1)になります。ｽﾃｰﾀｽ ﾚｼﾞｽﾀ(SREG)の全割り込 み許可(I)ﾋﾞｯﾄとﾋﾟﾝ変化割り込み制御ﾚｼﾞｽﾀ(PCICR)のﾋﾟﾝ変化割り込み2許可(PCIE2)ﾋﾞｯﾄが設定(1)なら、MCUは対応する割り込み ﾍﾞｸﾀへ飛びます。このﾌﾗｸﾞは割り込み処理ﾙｰﾁﾝが開始されると解除(0)されます。代わりにこのﾌﾗｸﾞは論理1を書くことによっても解 除(0)できます。
● ﾋﾞｯﾄ1 - PCIF1 : ﾋﾟﾝ変化割り込み1要求ﾌﾗｸﾞ (Pin Change Interrupt Flag 1)
PCINT8～14ﾋﾟﾝの何れかの論理変化が割り込み要求を起動すると、PCIF1が設定(1)になります。ｽﾃｰﾀｽ ﾚｼﾞｽﾀ(SREG)の全割り込 み許可(I)ﾋﾞｯﾄとﾋﾟﾝ変化割り込み制御ﾚｼﾞｽﾀ(PCICR)のﾋﾟﾝ変化割り込み1許可(PCIE1)ﾋﾞｯﾄが設定(1)なら、MCUは対応する割り込み ﾍﾞｸﾀへ飛びます。このﾌﾗｸﾞは割り込み処理ﾙｰﾁﾝが開始されると解除(0)されます。代わりにこのﾌﾗｸﾞは論理1を書くことによっても解 除(0)できます。
● ﾋﾞｯﾄ0 - PCIF0 : ﾋﾟﾝ変化割り込み0要求ﾌﾗｸﾞ (Pin Change Interrupt Flag 0)
PCINT0～7ﾋﾟﾝの何れかの論理変化が割り込み要求を起動すると、PCIF0が設定(1)になります。ｽﾃｰﾀｽ ﾚｼﾞｽﾀ(SREG)の全割り込み 許可(I)ﾋﾞｯﾄとﾋﾟﾝ変化割り込み制御ﾚｼﾞｽﾀ(PCICR)のﾋﾟﾝ変化割り込み0許可(PCIE0)ﾋﾞｯﾄが設定(1)なら、MCUは対応する割り込みﾍﾞｸ ﾀへ飛びます。このﾌﾗｸﾞは割り込み処理ﾙｰﾁﾝが開始されると解除(0)されます。代わりにこのﾌﾗｸﾞは論理1を書くことによっても解除(0) できます。
13.2.6. PCMSK2 - ﾋﾟﾝ変化割り込み許可2 ﾚｼﾞｽﾀ (Pin Change Enable Mask 16～23)
PCINT23 PCINT22 PCINT21 PCINT20 PCINT19 PCINT18 PCINT17 PCINT16
7 6 5 4 3 2 1 0
ﾋﾞｯﾄ
PCMSK2 ($6D)
R/W R/W
R/W R/W
R/W R/W
R/W R/W
0 0
0 0
0 0
0 0
Read/Write 初期値
● ﾋﾞｯﾄ7～0 - PCINT23～PCINT16 : ﾋﾟﾝ変化割り込み23～16許可 (Pin Change Enable Mask 23～16)
各PCINT16～23ﾋﾞｯﾄは対応するI/Oﾋﾟﾝでﾋﾟﾝ変化割り込みが許可されるかどうかを選びます。PCINT16～23とﾋﾟﾝ変化割り込み制御 ﾚｼﾞｽﾀ(PCICR)のPCIE2が設定(1)なら、対応するI/Oﾋﾟﾝのﾋﾟﾝ変化割り込みが許可されます。PCINT16～23が解除(0)されると、対応 するI/Oﾋﾟﾝのﾋﾟﾝ変化割り込みは禁止されます。
13.2.7. PCMSK1 - ﾋﾟﾝ変化割り込み許可1 ﾚｼﾞｽﾀ (Pin Change Enable Mask 8～14)
- PCINT14 PCINT13 PCINT12 PCINT11 PCINT10 PCINT9 PCINT8
7 6 5 4 3 2 1 0
ﾋﾞｯﾄ
PCMSK1 ($6C)
R/W R/W
R/W R/W
R/W R/W
R/W R
0 0
0 0
0 0
0 0
Read/Write 初期値
● ﾋﾞｯﾄ7 - 予約 (Reserved)
このﾋﾞｯﾄは予約されており、常に0として読まれます。
● ﾋﾞｯﾄ6～0 - PCINT14～PCINT8 : ﾋﾟﾝ変化割り込み14～8許可 (Pin Change Enable Mask 14～8)
各PCINT8～14ﾋﾞｯﾄは対応するI/Oﾋﾟﾝでﾋﾟﾝ変化割り込みが許可されるかどうかを選びます。PCINT8～14とﾋﾟﾝ変化割り込み制御ﾚｼﾞ ｽﾀ(PCICR)のPCIE1が設定(1)なら、対応するI/Oﾋﾟﾝのﾋﾟﾝ変化割り込みが許可されます。PCINT8～14が解除(0)されると、対応する I/Oﾋﾟﾝのﾋﾟﾝ変化割り込みは禁止されます。
13.2.8. PCMSK0 - ﾋﾟﾝ変化割り込み許可0 ﾚｼﾞｽﾀ (Pin Change Enable Mask 0～7)
PCINT7 PCINT6 PCINT5 PCINT4 PCINT3 PCINT2 PCINT1 PCINT0
7 6 5 4 3 2 1 0
ﾋﾞｯﾄ
PCMSK0 ($6B)
R/W R/W
R/W R/W
R/W R/W
R/W R/W
0 0
0 0
0 0
0 0
Read/Write 初期値
● ﾋﾞｯﾄ7～0 - PCINT7～PCINT0 : ﾋﾟﾝ変化割り込み7～0許可 (Pin Change Enable Mask 7～0)
各PCINT0～7ﾋﾞｯﾄは対応するI/Oﾋﾟﾝでﾋﾟﾝ変化割り込みが許可されるかどうかを選びます。PCINT0～7とﾋﾟﾝ変化割り込み制御ﾚｼﾞｽ ﾀ(PCICR)のPCIE0が設定(1)なら、対応するI/Oﾋﾟﾝのﾋﾟﾝ変化割り込みが許可されます。PCINT0～7が解除(0)されると、対応するI/O ﾋﾟﾝのﾋﾟﾝ変化割り込みは禁止されます。
ATmega48A/48PA/88A/88PA/168A/168PA/328/328P [ﾃﾞｰﾀｼｰﾄ] 44