外部割り込み

TMP86CK74AFGには、6 本の外部割り込み入力があり、すべてデジタルノイズ除去回路付き (一定時

間未満のパルス入力をノイズとして除去します) となっています。

また、INT1～INT4端子は、エッジ選択が可能です。なお、INT0/P50端子は、外部割り込み入力端子と して使用するか入出力ポートとして使用するかの選択ができます。リセット時は、入力ポートとなりま す。

エッジの選択, ノイズ除去の制御 および INT0/P50端子の機能選択は、外部割り込み制御レジスタで行 います。

注1) NORMAL1, 2 またはIDLE1, 2モード時、ノイズのない信号が外部割り込み端子に入力された場合、入力信号のエッジか

ら割り込みラッチがセットされるまでの最大時間は、確実に信号とみなされる時間 + 6/fc[s]です。

注2) INT0EN = “0” のとき、INT0端子入力の立ち下がりエッジが検出されても割り込みラッチIL4はセットされません。

注3) 兼用の端子を出力ポートとして使用し、データが変化したり入出力の切り替えを行った場合、擬似的に割り込み要求信 号が発生しますので、割り込み許可フラグの禁止などの処理が必要です。

要因 端子名 許可条件 エッジ(レベル) デジタルノイズ除去回路

INT0 INT0 IMF Œ EF4 Œ INT0EN=1 立ち下がりエッジ

2/fc [s] 未満のパルスはノイズとして除去されま す。7/fc [s] 以上は確実に信号とみなされます。

SLOW/SLEEPモード時は、1/fs [s] 未満はノイ ズとして除去され、3.5/fs [s] 以上は確実に信号 とみなされます。

INT1 INT1 IMF ΠEF6 = 1

立ち下がりエッジ または

立ち上がりエッジ

15/fc または 63/fc [s] 未満のパルスはノイズとし て除去されます。49/fc または 193/fc [s] 以上は 確実に信号とみなされます。

SLOW/SLEEPモード時は、1/fs [s] 未満はノイ ズとして除去され、3.5/fs [s] 以上は確実に信号 とみなされます。

INT2 INT2

IMF Œ EF15 = 1 及び

IL15ER=1

立ち下がりエッジ または

立ち上がりエッジ

7/fc [s] 未満のパルスはノイズとして除去されま す。25/fc [s] 以上は確実に信号とみなされます。

SLOW/SLEEPモード時は、1/fs [s] 未満はノイ ズとして除去され、3.5/fs [s] 以上は確実に信号 とみなされます。

INT3 INT3 IMF ΠEF11 = 1

立ち下がりエッジ または

立ち上がりエッジ

7/fc [s] 未満のパルスはノイズとして除去されま す。25/fc [s] 以上は確実に信号とみなされます。

SLOW/SLEEPモード時は、1/fs [s] 未満はノイ ズとして除去され、3.5/fs [s] 以上は確実に信号 とみなされます。

INT4 INT4 IMF ΠEF12 = 1

立ち下がりエッジ、

立ち上がりエッジ、

立ち上がりエッジま たは立ち下がりエッ ジ、"H"レベル

7/fc [s] 未満のパルスはノイズとして除去されま す。25/fc [s] 以上は確実に信号とみなされます。

SLOW/SLEEPモード時は、1/fs [s] 未満はノイ ズとして除去され、3.5/fs [s] 以上は確実に信号 とみなされます。

INT5 INT5 IMF Œ EF14 = 1 立ち下がりエッジ

2/fc [s] 未満のパルスはノイズとして除去されま す。7/fc [s] 以上は確実に信号とみなされます。

SLOW/SLEEPモード時は、1/fs [s] 未満はノイ ズとして除去され、3.5/fs [s] 以上は確実に信号 とみなされます。

注1) fc; 高周波クロック [Hz] *; Don’t care

注2) システムクロックを高周波と低周波の間で切り替えるとき、または外部割り込み制御レジスタ (EINTCR) を書き替える ときは、切り替えの前後でノイズキャンセラが正常に動作しない場合がありますので、割り込み許可レジスタ (EIR) に よって外部割り込みを禁止しておくことを推奨します。

注3) INT1NCを切り替えた場合、最大2⁶/fcの期間ノイズキャンセル時間が切り替わらない事があります。

注4) INT4端子の状態が"H"レベルの状態でリセットが解除された場合、INT4のエッジ選択(INT4ES)を「"H"レベルで割り 込み要求発生」に切り替えてもINT4割り込み要求は発生しません。この場合、INT4割り込み要求を発生させるには、

INT4端子に一度立ち上がりエッジを入力する必要があります。

外部割り込み制御レジスタ

EINTCR 7 6 5 4 3 2 1 0

(0037H) INT1NC INT0EN INT4ES INT3ES INT2ES INT1ES (初期値: 0000 000*)

INT1NC INT1のノイズ除去時間の選

択

0: 63/fc[s]未満のパルスはノイズとして除去

1: 15/fc[s]未満のパルスはノイズとして除去 R/W

INT0EN P50/INT0の機能選択 0: P50入出力ポート

1: INT0端子 (P50ポートは入力モードにしてください) R/W

INT4ES INT4のエッジ(レベル)選択

00: 立ち上がりエッジで割り込み要求発生 01:立ち下がりエッジで割り込み要求発生

10: 立ち上がりまたは立ち下がりエッジで割り込み要求発生 11: "H"レベルで割り込み要求発生

R/W

INT3 ES INT3のエッジ選択 0: 立ち上がりエッジで割り込み要求発生

1:立ち下がりエッジで割り込み要求発生 R/W

INT2 ES INT2のエッジ選択 0: 立ち上がりエッジで割り込み要求発生

1:立ち下がりエッジで割り込み要求発生 R/W

INT1 ES INT1のエッジ選択 0: 立ち上がりエッジで割り込み要求発生

1:立ち下がりエッジで割り込み要求発生 R/W

第 3章　割り込み制御回路

3.7　アドレストラップ割り込み (INTATRAP) TMP86CK74AFG