（パワーマネージメントユニット）
8.3 レジスタの説明
各GPIOレジスタは最大幅12ビットであり、ワードアドレスでワード演算またはハーフ ワード演算を使用して読み書きすることができます。
8.3.1 GPIO データレジスタ
GPIOnDATA レジスタは、ピンが GPIO 入力または出力、あるいは別のデジタル機能とし
て設定されているかに関係なく、ピンの現在のロジック状態（HIGHまたはLOW）を保持 します。ピンがGPIO出力として設定されている場合、GPIOnDATAレジスタの現在の値が ピンに対して駆動されます。
GPIOnDATA レジスタを読み取ると、ピンの設定に関係なく、常にピンの現在のロジック
レベル（状態）が返されます。出力ドライバの値とピン入力の状態の両方に対してデータ レジスタが1つだけなので、ピンの設定に応じて書き込み操作の影響が異なります。
•
ピンが GPIO 入力として設定されている場合、GPIOnDATA レジスタへの書き込みは ピンのレベルに影響を与えません。読み取りはピンの現在の状態を返します。Table 103. Register overview: GPIO (base address port 0: 0x5000 0000; port 1: 0x5001 0000, port 2: 0x5002 0000;
port 3: 0x5003 0000)
Name Access Address offset Description Reset
value
GPIOnDATA R/W 0x0000 to 0x3FF8 ピンPIOn_0〜PIOn_11のポートnデータア
ドレスマスキングレジスタの位置（Section 8.4.1を参照）。
n/a
GPIOnDATA R/W 0x3FFC ピンPIOn_0〜PIOn_11のポートnデータレ
ジスタ
n/a
- - 0x4000 to 0x7FFC 予約済み
-GPIOnDIR R/W 0x8000 ポートnのデータ方向レジスタ 0x00
GPIOnIS R/W 0x8004 ポートnの割り込み検知レジスタ 0x00
GPIOnIBE R/W 0x8008 ポートnの割り込み両エッジレジスタ 0x00
GPIOnIEV R/W 0x800C ポートnの割り込みイベントレジスタ 0x00
GPIOnIE R/W 0x8010 ポートnの割り込みマスクレジスタ 0x00
GPIOnRIS R 0x8014 ポートnの原割り込みステータスレジスタ 0x00
GPIOnMIS R 0x8018 ポート n のマスク割り込みステータスレジ
スタ
0x00
GPIOnIC W 0x801C ポートnの割り込みクリアレジスタ 0x00
- - 0x8020 - 0x8FFF 予約済み 0x00
Table 104. GPIOnDATA register (GPIO0DATA, address 0x5000 0000 to 0x5000 3FFC;
GPIO1DATA, address 0x5001 0000 to 0x5001 3FFC; GPIO2DATA, address 0x5002 0000 to 0x5002 3FFC; GPIO3DATA, address 0x5003 0000 to 0x5003 3FFC) bit description
Bit Symbol Description Reset
value
Access
11:0 DATA ピンPIOn_0〜PIOn_11のロジックレベル。HIGH = 1、LOW
= 0。
n/a R/W
31:12 - 予約済み -
-FT D RAF FT DR
AFT DRA
FT D FT D
RA FT D
RA FT D
RA FT DR
A
•
ピンが GPIO 出力として設定されている場合、GPIOnDATA レジスタの現在の値がピ ンに対して駆動されます。この値は、GPIOnDATAレジスタへの書き込みの結果である か、ピンがGPIO入力または別のデジタル機能からGPIO出力に切り替えられた場合 に、以前のピンの状態を反映することがあります。読み取りはピンの現在の状態を返 します。•
ピンが別のデジタル機能（入力または出力）として設定されている場合、GPIOnDATA レジスタへの書き込みはピンのレベルに影響を与えません。読み取りは、たとえピン が出力として設定されている場合でも、ピンの現在の状態を返します。これは、GPIOnDATAレジスタを読み取ることにより、そのピン上でGPIO以外の機能のデジタ
ル出力または入力の値を確認できるという意味です。
ピンが入力から出力に切り替わるときに、以下のルールが適用されます。
•
ピンがHIGHレベルが適用される入力として設定されている場合 – ピンを出力に変更し、ピンはHIGHレベルを駆動する。•
ピンはLOWレベルが適用される入力として設定されている場合 – ピンを出力に変更し、ピンはLOWレベルを駆動する。このルールは、ピンが現在のロジックレベルを反映することを示しています。したがっ て、フロート状態のピンは入力から出力に切り替わると予測できないレベルを駆動する可 能性があります。
8.3.2 GPIO データ方向レジスタ
Table 105. GPIOnDIR register (GPIO0DIR, address 0x5000 8000 to GPIO3DIR, address 0x5003 8000) bit description
Bit Symbol Value Description Reset
value
Access
11:0 IO ピンxを入力または出力として選択します（x = 0〜 11）。
0x00 R/W
0 ピンPIOn_xは入力として設定されます。
1 ピンPIOn_xは出力として設定されます。
31:12 - - 予約済み -
-FT D RAF FT DR
AFT DRA
FT D FT D
RA FT D
RA FT D
RA FT DR
A
8.3.3 GPIO 割り込み検知レジスタ
8.3.4 GPIO 割り込み両エッジ検知レジスタ
8.3.5 GPIO 割り込みイベントレジスタ
8.3.6 GPIO 割り込みマスクレジスタ
GPIOnIEレジスタ内のビットがHIGHに設定されると、対応するピンが個別の割り込みと
結合 GPIOnINTR ラインをトリガすることができます。ビットをクリアすると、そのピン
での割り込みトリガがディスエーブルになります。
Table 106. GPIOnIS register (GPIO0IS, address 0x5000 8004 to GPIO3IS, address 0x5003 8004) bit description
Bit Symbol Value Description Reset
value
Access
11:0 ISENSE ピン x への割り込みをレベルセンシティブまたは
エッジセンシティブとして選択します（x = 0〜11）。
0x00 R/W
0 ピンPIOn_xへの割り込みはエッジセンシティブと
して設定されます。
1 ピンPIOn_xへの割り込みはレベルセンシティブと
して設定されます。
31:12 - - 予約済み -
-Table 107. GPIOnIBE register (GPIO0IBE, address 0x5000 8008 to GPIO3IBE, address 0x5003 8008) bit description
Bit Symbol Value Description Reset
value
Access
11:0 IBE ピン xへの割り込みが両エッジでトリガされるよう に選択します（x = 0〜11）。
0x00 R/W 0 ピンPIOn_xへの割り込みはレジスタGPIOnIEVによっ
て制御されます。
1 ピン PIOn_x 上の両エッジが割り込みをトリガしま
す。
31:12 - - 予約済み -
-Table 108. GPIOnIEV register (GPIO0IEV, address 0x5000 800C to GPIO3IEV, address 0x5003 800C) bit description
Bit Symbol Value Description Reset
value
Access
11:0 IEV ピンxへの割り込みが、立ち上がりエッジまたは 立ち下がりエッジでトリガされるように選択し ます（x = 0〜11）。
0x00 R/W
0 レジスタGPIOnISでの設定に応じて（Table 106を 参照）、ピン PIOn_x の立ち下がりエッジまたは LOWレベルによって割り込みがトリガされます。
1 レジスタGPIOnISでの設定に応じて（Table 106を 参照）、ピン PIOn_x の立ち上がりエッジまたは HIGHレベルによって割り込みがトリガされます。
31:12 - - 予約済み -
-FT D RAF FT DR
AFT DRA
FT D FT D
RA FT D
RA FT D
RA FT DR
A
8.3.7 GPIO 原割り込みステータスレジスタ
GPIOnIRSレジスタ内で HIGH に設定されているビットは、対応するピンの原（マスク前
の）割り込みステータスを反映しており、GPIOIE をトリガする前にすべての要件が満た されていることを示しています。ビットの読み取りが0であれば、対応する入力ピンが割 り込みを開始していないことを示します。このレジスタは読み取り専用です。
8.3.8 GPIO マスク割り込みステータスレジスタ
GPIOnMISレジスタでビットの読み取りがHIGHであれば、割り込みをトリガする入力ラ
インのステータスを反映しています。ビットの読み取りがLOWであれば、対応する入力 ピンで割り込みが生成されていないか、割り込みがマスクされていることを示します。
GPIOMISはマスク後の割り込みの状態です。このレジスタは読み取り専用です。
Table 109. GPIOnIE register (GPIO0IE, address 0x5000 8010 to GPIO3IE, address 0x5003 8010) bit description
Bit Symbol Value Description Reset
value
Access
11:0 MASK ピン x への割り込みがマスクされるように選択しま す（x = 0〜11）。
0x00 R/W
0 ピンPIOn_xへの割り込みがマスクされます。
1 ピンPIOn_xへの割り込みはマスクされません。
31:12 - - 予約済み -
-Table 110. GPIOnIRS register (GPIO0IRS, address 0x5000 8014 to GPIO3IRS, address 0x5003 8014) bit description
Bit Symbol Value Description Reset
value
Access
11:0 RAWST 原割り込みステータス（x = 0〜11）。 0x00 R
0 ピンPIOn_xへの割り込みはありません。
1 PIOn_xでは割り込み要件が満たされています。
31:12 - - 予約済み -
-Table 111. GPIOnMIS register (GPIO0MIS, address 0x5000 8018 to GPIO3MIS, address 0x5003 8018) bit description
Bit Symbol Value Description Reset
value
Access
11:0 MASK ピンxへの割り込みがマスクされるように選択します
（x = 0〜11）。
0x00 R
0 ピンPIOn_xで割り込みまたは割り込みのマスクはあ
りません。
1 PIOn_xへの割り込み。
31:12 - - 予約済み -
-FT D RAF FT DR
AFT DRA
FT D FT D
RA FT D
RA FT D
RA FT DR
A