多モード干渉による表面プラズモンの位相調整

3.2.1 位相遅延理論式の導出

前述した様に，表面プラズモンの干渉を論理演算に応用するためには，信号の位相を調整する技 術が重要である。はじめに，シンプルな多モード干渉計で表面プラズモンの位相を構造的に調節可 能な位相調整素子の開発を行った。図3.1に，提案したプラズモニック位相調整素子の概略図を示 す。ここで，誘電体材料としてCMOSの形成プロセスで用いられており，バンドギャップが約9.0 eVと十分に大きいSiO2を採用した。さらに，金属材料として化学的に安定したAuを採用した。

提案構造では，Au薄膜上のSiO2コア型導波路をベースとして，1入力1 出力多モード干渉計を用 いて位相を調整している。多モード干渉によって表面プラズモンの光路長が増大し，伝播する信号 に位相遅延が生じる。この位相遅延を多モード干渉計の構造パラメータで制御することで，複数の 入力表面プラズモン信号間の位相差を構造的に調整することが可能になる。さらに，多モード干渉 の鏡像結像を利用しているため，複数のプラズモニック配線の間隔を変更できる。配線間隔の変更 によって，出力先のプラズモニックデバイスへの入力ポートを本来方向性結合が生じて混信してし まうほどの狭い間隔で設けることができる。

提案した位相調整構造について，単一モード導波路との間で任意の位相差∆𝜑_aを構造的に調整す る式を導出した〔(3.1)式〕。(3.1)式は，(2.38)式を用いて単一モード導波路と位相調整構造を伝播す る表面プラズモンの相対的な位相遅延（伝播定数の差分×伝播長）を求めることで得られる。

∆𝜑_a= (𝛽_s− 𝛽_a)𝐿_a~ ( 1

𝑊_se²− 1 𝑊_ae²)𝜋𝜆₀

4𝑛_r𝐿_a (3.1)

ここで，𝛽_sおよび𝛽_aはそれぞれ単一モード導波路および位相調整素子内を伝播する表面プラズモン の基本モードの伝播定数である。また𝑊_seおよび𝑊_aeはそれぞれ単一モード導波路および位相調整素 子における表面プラズモンの浸透深さを考慮した基本モードの実効的な導波路幅を，𝐿_aは位相調整 素子の長さを示している。

48

図3.1 表面プラズモンの位相調整構造

49

3.2.2 位相遅延量の構造パラメータ依存性

(3.1)式に基づいて，今回採用した単一モード導波路に対して 90°の位相差を設ける位相調整素子

の設計を行う。1入力1出力多モード干渉計の設計方法と(3.1)式が示す位相遅延特性から，位相調 整素子の幅900 nm，長さ 1900 nm が得られた。設計した位相調整素子内を伝播する表面プラズモ ンの強度分布を，FDTD法を用いた電磁界解析によって算出した。解析の計算条件を表 3.1に，解 析結果を図3.2に示す。ここで，SiO2およびAuの屈折率を1.447^[15]および0.41+ 8.37i^[16]とした。

図3.2より，設計した位相調整素子へ入力された表面プラズモンが多モード干渉計を介して対角 の位置に設けられた出力側導波路へ結合し，単一モード導波路内を伝播する表面プラズモンに対し

て90°位相が遅れることを解析的に確認した。

表3.1 FDTD法による解析の計算条件

セルサイズ（nm） 20 境界条件 PML 光源タイプ Gaussian ステップ時間（fs） 0.04448448

図3.2 設計した位相調整素子内の電界分布

50