• 検索結果がありません。

パッシブコモンノイズキャンセラ (PCC)

4.1.1 PCCの構成

図 4-1に,PCCの回路図を示す。コンデンサCdでCM電圧を検出する。Cdの容量が

数μFと十分に大きいため,ACCにおけるエミッタフォロワを用いなくてもCMトラン スの励磁電流を供給可能である。過大な電流がインバータの相間に流れるのを防ぐため,

非零相チョークがCdに直列に挿入されている。非零相チョークはDM電流に対してイ ンダクタンスを持ち,CM電流に対してはインダクタンスを持たない。

77

図 4-1 PCC回路図

4.1.2 非零相チョークの動作

非零相チョークは巻線比1:1のトランス3つから構成される。図 4-2(a)にDM電流idm

に対する誘起電圧vdmを,図 4-2(b)にCM電流icmに対する誘起電圧vcmを示す。コア1, コア2,コア3 の巻線の誘起電圧がv1v2v3である。各相の電流がiuiviwである。

図 4-3に各コアにおける磁気回路を示す。巻数N,磁気抵抗Rm,各コアの磁束がϕ1

ϕ2ϕ3である。図 4-2(a)及び図 4-3より

𝑖𝑖𝑑𝑑𝑐𝑐=𝑖𝑖𝑢𝑢=−𝑖𝑖𝑣𝑣− 𝑖𝑖𝑤𝑤,

⎩⎪

⎪⎧𝜙𝜙1=𝑁𝑁 (𝑖𝑖𝑢𝑢𝑅𝑅 − 𝑖𝑖𝑤𝑤)

𝑚𝑚

𝜙𝜙2=𝑁𝑁 (𝑖𝑖𝑅𝑅𝑣𝑣 − 𝑖𝑖𝑢𝑢)

𝑚𝑚

𝜙𝜙3=𝑁𝑁 (𝑖𝑖𝑤𝑤𝑅𝑅 − 𝑖𝑖𝑣𝑣)

𝑚𝑚

(4-1)

である。式4-1とファラデーの電磁誘導の法則から

⎩⎪

⎪⎨

⎪⎪

⎧𝑣𝑣1=𝑁𝑁𝑑𝑑𝜙𝜙1 𝑑𝑑𝑑𝑑 =𝑁𝑁2

𝑅𝑅𝑐𝑐�𝑑𝑑𝑖𝑖𝑢𝑢 𝑑𝑑𝑑𝑑 −

𝑑𝑑𝑖𝑖𝑤𝑤 𝑑𝑑𝑑𝑑 � 𝑣𝑣2=𝑁𝑁𝑑𝑑𝜙𝜙2

𝑑𝑑𝑑𝑑 = 𝑁𝑁2 𝑅𝑅𝑐𝑐�𝑑𝑑𝑖𝑖𝑣𝑣

𝑑𝑑𝑑𝑑 − 𝑑𝑑𝑖𝑖𝑢𝑢

𝑑𝑑𝑑𝑑 � 𝑣𝑣3=𝑁𝑁𝑑𝑑𝜙𝜙3

𝑑𝑑𝑑𝑑 = 𝑁𝑁2 𝑅𝑅𝑐𝑐�𝑑𝑑𝑖𝑖𝑤𝑤

𝑑𝑑𝑑𝑑 − 𝑑𝑑𝑖𝑖𝑣𝑣

𝑑𝑑𝑑𝑑 �

(4-2)

となる。図 4-2(a)より

�𝑣𝑣𝑑𝑑𝑐𝑐=𝑣𝑣1− 𝑣𝑣2+𝑣𝑣1− 𝑣𝑣3 = 2𝑣𝑣1− 𝑣𝑣2− 𝑣𝑣3

𝑣𝑣𝑑𝑑𝑐𝑐=𝑣𝑣1− 𝑣𝑣2+𝑣𝑣3− 𝑣𝑣2=𝑣𝑣1−2𝑣𝑣2+𝑣𝑣3 (4-3) Cd

Lc 1:1:1:1 Edc Inverter

Ld 1:1

Cf Non-zero

sequence choke Common-mode

transformer

Passive canceler

M

motorAC Power

cable

78

となるので,式4-1,4-2,4-3より以下の式4-4を得る。

𝑣𝑣𝑑𝑑𝑐𝑐 =9 2

𝑁𝑁2 𝑅𝑅𝑐𝑐

𝑑𝑑𝑖𝑖𝑑𝑑𝑐𝑐

𝑑𝑑𝑑𝑑 =9

2𝐿𝐿𝑑𝑑𝑑𝑑𝑖𝑖𝑑𝑑𝑐𝑐

𝑑𝑑𝑑𝑑 (4-4)

ここで、𝐿𝐿𝑑𝑑 =𝑅𝑅𝑁𝑁2

𝑚𝑚 は非零相チョークを構成するトランス1つあたりの励磁インダクタン スである。DM電流に対するインダクタンスは9

2𝐿𝐿𝑑𝑑となる。

次に,図 4-2(b)より

𝑖𝑖𝑐𝑐𝑐𝑐 =𝑖𝑖𝑢𝑢+𝑖𝑖𝑣𝑣+𝑖𝑖𝑤𝑤, �𝑣𝑣cm=𝑣𝑣1− 𝑣𝑣2

𝑣𝑣cm=𝑣𝑣2− 𝑣𝑣3

𝑣𝑣cm=𝑣𝑣3− 𝑣𝑣1 (4-5)

である。これより以下の式4-6を得る。

𝑣𝑣𝑐𝑐𝑐𝑐 = 0 = 0𝑑𝑑𝑖𝑖𝑐𝑐𝑐𝑐

𝑑𝑑𝑑𝑑 (4-6)

よって、非零相チョークのCMインダクタンスLcmは0である。

図 4-2 非零相チョークに発生する誘起電圧

(a)ディファレンシャルモード (b)コモンモード

i

dm

i

w

i

v

i

dm

=i

u

v

1

v

1

i

w

v

2

v

2

i

u

v

3

v

3

i

v

v

dm

co re 1 2 3 i

w

i

v

i

u

v

1

v

1

i

w

v

2

v

2

i

u

v

3

v

3

i

v

i

cm

i

cm

v

cm

co re 1 2 3

(a) (b)

79

図 4-3 非零相チョークにおける3つのコアの磁気等価回路

4.1.3 PCCの動作原理

まず,DM等価回路,CM等価回路を用いて,PCCが過大なDM電流を防ぎつつ,イ ンバータ CM 電圧を減衰することを説明する。パッシブキャンセラのDM 等価回路を

図 4-4(a),CM等価回路を図 4-4(b)に示す。Llは,非零相チョークとCMトランスの漏

れインダクタンスの和である。また,C′d = 3 CdC′f = 2 Cfである。vinv_dmはインバータ の出力線間電圧,vinv_cmはインバータの出力CM電圧である。DMカットオフ周波数fc_dm, CMカットオフ周波数fc_cmは,以下の式4-7であらわされる。

⎩⎪

⎪⎨

⎪⎪

⎧𝑓𝑓𝑐𝑐_𝑑𝑑𝑐𝑐 = 1

2𝜋𝜋�9 2𝐿𝐿𝑑𝑑2

3𝐿𝐿𝑑𝑑

= 1

2𝜋𝜋�3𝐿𝐿𝑑𝑑𝐿𝐿𝑑𝑑

𝑓𝑓𝑐𝑐_𝑐𝑐𝑐𝑐= 1

2𝜋𝜋�(𝐿𝐿𝑐𝑐+𝐿𝐿𝑙𝑙) 𝐿𝐿𝑑𝑑𝐿𝐿𝑓𝑓 𝐿𝐿𝑑𝑑 +𝐿𝐿𝑓𝑓

(4-7)

vinv_dmvinv_cmには,インバータの出力基本波成分とスイッチング周波数成分が含まれ

る。それぞれの周波数をflowfhiとする。ここで,次式4-8となるようfc_dmfc_cmを設定 する。

�𝑓𝑓𝑙𝑙𝑙𝑙𝑤𝑤<𝑓𝑓𝑐𝑐_𝑐𝑐𝑐𝑐 <𝑓𝑓ℎ𝑖𝑖

𝑓𝑓𝑙𝑙𝑙𝑙𝑤𝑤<𝑓𝑓𝑐𝑐_𝑑𝑑𝑐𝑐<𝑓𝑓ℎ𝑖𝑖 (4-8)

この条件の時,DM 等価回路において,vinv_dmのスイッチング周波数成分はインダクタ に印加されるため,スイッチングに伴う過大なDM電流を抑制できる。また,SCPWM インバータにおいて発生するCM電圧の低周波成分をPCC で抑制する場合,非常に大 きなコア断面積のCMトランスが必要になる。しかし,CM電圧の低周波成分は電磁ノ イズ発生の原因とならない。式4-8の条件の時,CM等価回路において,vinv_cmのスイッ チング周波数成分はインダクタに印加されるため,CM電圧のスイッチング周波数以上 の成分のみを抑制することができる。

次に,回路パラメータの設計法を述べる。Edcをインバータ直流リンク電圧,Tswをス

Ni

u

R

m

ϕ

1

Ni

w

Ni

v

R

m

ϕ

2

Ni

u

Ni

w

R

m

ϕ

3

Ni

v

80 イッチング周期とする。vinv_dmおよびvinv_cmが振幅1

2𝐸𝐸𝑑𝑑𝑐𝑐,周期Tswの方形波となる時,DM 電流,CM電流は最大となる。したがって,DM電流最大値Idm_max,CM電流最大値Icm_max

は以下の式4-9となる。

𝐼𝐼𝑑𝑑𝑐𝑐_𝑐𝑐𝑐𝑐𝑥𝑥= 𝐸𝐸𝑑𝑑𝑐𝑐𝑇𝑇𝑠𝑠𝑤𝑤 8�9

2𝐿𝐿𝑑𝑑�=𝐸𝐸𝑑𝑑𝑐𝑐𝑇𝑇𝑠𝑠𝑤𝑤 36𝐿𝐿𝑑𝑑

𝐼𝐼𝑐𝑐𝑐𝑐_𝑐𝑐𝑐𝑐𝑥𝑥 = 𝐸𝐸𝑑𝑑𝑐𝑐𝑇𝑇𝑠𝑠𝑤𝑤 8(𝐿𝐿𝑐𝑐+𝐿𝐿𝑙𝑙)

(4-9)

Idm_maxIcm_maxをインバータ定格電流基準で設定(例えば定格電流の10 %など)し,式4-9

よりLdLcが定まる。式4-7より,式4-8を満たすCdCfが定まる。

図 4-4 PCCの(a)DM等価回路,(b)CM等価回路

(b)

v

inv_dm

9 2 Ld C

d

C

d

C

d

i

dm

(a)

C′

f

L

l

L

c

C′

d

Z

line

Z

m

v

inv_cm

v

Ll

v

Cd1

1:1 v

t

v

t

v

Cf

v

cm

DC link midpoint

i

cm

81

4.1.4 PCCによるCM電圧抑制

vinv_cmの出力基本波成分をvlow,スイッチング周波数成分をvhiとすると,インバータ

CM 電圧は𝑣𝑣𝑖𝑖𝑖𝑖𝑣𝑣_𝑐𝑐𝑐𝑐 =𝑣𝑣ℎ𝑖𝑖+𝑣𝑣𝑙𝑙𝑙𝑙𝑤𝑤である。式 4-8 よりコンデンサ電圧の和𝑣𝑣𝐶𝐶𝑑𝑑1+𝑣𝑣𝐶𝐶𝑓𝑓には

CM電圧の出力基本波成分vlowがあらわれ,インダクタ電圧の和𝑣𝑣𝑡𝑡+𝑣𝑣𝐿𝐿𝑙𝑙にはスイッチン グ周波数成分vhiがあらわれる。したがって

�𝑣𝑣𝐶𝐶𝑑𝑑1+𝑣𝑣𝐶𝐶𝑓𝑓=𝑣𝑣𝑙𝑙𝑙𝑙𝑤𝑤

𝑣𝑣𝑡𝑡+𝑣𝑣𝐿𝐿𝑙𝑙 =𝑣𝑣ℎ𝑖𝑖 (4-10)

となる。CMトランスにおいて,励磁電流が第4巻線のみを流れると仮定すると,漏れ インダクタンス電圧は𝑣𝑣𝐿𝐿𝑙𝑙=𝐿𝐿𝐿𝐿𝑙𝑙

𝑐𝑐𝑣𝑣𝑡𝑡となる。よって,式4-10よりCMトランス電圧は𝑣𝑣𝑡𝑡 =

𝐿𝐿𝑐𝑐

𝐿𝐿𝑐𝑐+𝐿𝐿𝑙𝑙𝑣𝑣ℎ𝑖𝑖となる。以上より残留CM電圧vcmは次式4-11となる。

𝑣𝑣𝑐𝑐𝑐𝑐 =𝑣𝑣𝑖𝑖𝑖𝑖𝑣𝑣− 𝑣𝑣𝑡𝑡 = 𝐿𝐿𝑙𝑙

𝐿𝐿𝑐𝑐+𝐿𝐿𝑙𝑙𝑣𝑣ℎ𝑖𝑖+𝑣𝑣𝑙𝑙𝑙𝑙𝑤𝑤 (4-11)

式4-11より,vcmにはインバータCM電圧の出力基本波成分vlowが含まれるが,これは 電磁ノイズ発生の原因とならず問題とならない。一方で,インバータCM電圧のスイッ チング周波数成分 𝐿𝐿𝑙𝑙

𝐿𝐿𝑐𝑐+𝐿𝐿𝑙𝑙𝑣𝑣ℎ𝑖𝑖が,漏れインダクタンスLlに起因して残留している。以上か ら,PCCは非零相チョークとCMトランスの漏れインダクタンスにより,CM電圧抑制 特性が悪化する。例えばCMトランスの励磁インダクタンスの5%が漏れインダクタン スとなる場合,式4-11よりPCCのCM電圧減衰量は−26 dBに留まる。

82