6.1 概要
データリンクレイヤにおいて、STA側のプロトコルスタックと AP側のプロトコルスタック は各々図6.1と図6.2に示す。データリンクレイヤはMACサブレイヤとLLCサブレイヤにより 構成される。
MAC MAC MAC MAC
Highlayer Interface Highlayer Interface Highlayer Interface Highlayer Interface Call Control Call Control Call Control Call Control LLCLLC
LLCLLC
図6.1 STAのプロトコルスタック
図6.2 APのプロトコルスタック 6.1.1 MACサブレイヤ
MAC プロトコルとしては、AP が集中制御する Reservation-based Slotted Idle Signal Multiple Access (RS-ISMA)を用いる。
6.1.2 LLCサブレイヤ
LLCサブレイヤにおいては、MACフレームの再送、ネットワークの加入／脱退、上位レイヤ とのインターフェースなどが行われる。
6.2 MACサブレイヤ 6.2.1 チャネル構成
前述のように、BRAINシステムはFDDによる複信方式を用いるため、アップリンクとダウン リンクの送信には各々独立な物理チャネルが使用される。
MACMAC MACMAC
Highlayer Interface Highlayer InterfaceHighlayer Interface Highlayer Interface Call Control Call ControlCall Control Call Control
EthernetやFDDI等のMAC/
物理レイヤエンティティ ARP
ARP ARP (Proxy ARP)ARP (Proxy ARP) (Proxy ARP) (Proxy ARP)
本章規定 Wieless PHY
Wieless PHY Wieless PHY Wieless PHY LLC
LLC LLC LLC
6.2.1.1 ダウンリンクチャネル
ダウンリンクチャネルは、一定の時間周期(T)によりスロット化される。ダウンリンクチャネル におけるタイムスロットは、制御情報フィールドとダウンリンクデータフィールドで構成される。
図 6.3にダウンリンクチャネルの構成を示す。制御情報フィールドとデータフィールドは各々ダ
ウンリンク制御情報フレームの送信とダウンリンクフレームの送信に使用される。そのため、制 御情報フィールドには1つのPHYダウンリンク制御情報フレーム、データフィールドには1つ の PHY ダウンリンクフレームが収容される。制御情報フィールドが固定長であるため、スロッ ト周期はデータフィールドの長さに依存する。ダウンリンクフレーム長が 64 octetsの場合スロ ット周期は6.72μsである。
制御情報フィールド
(Ｎ)
データフィールド（N)
タイムスロット（N+1)
スロット周期Ｔ スロット周期Ｔ
制御情報フィールド
(Ｎ＋１) 制御情報フィールド
(Ｎ＋２) タイムスロット(N)
データフィールド（N+1)
図6.3 ダウンリンクチャネル構成
6.2.1.2 アップリンクチャネル
アップリンクチャネルは、ダウンリンクチャネルと同様な時間周期(T)によりスロット化される。
アップリンクチャネルにおけるスロットは、アップリンクデータフィールドと応答フィールドで構 成される。図6.4にアップリンクチャネルの構成を示す。データフィールドと応答フィールドは各々 アップリンクフレームの送信とアップリンクACKフレームまたはNACKフレームの送信に使用さ れる。そのため、データフィールドには1つのPHYアップリンクリンクフレーム、応答フィール ドにはキャリアセンスによる確認のための十分長いBit Sync Signalが収容される。
ダウンリンクスロット(N‑1）のデータ フレームに対する応答フィールド 制御情報(N‑1)に対するアップリンクデータフィールド(N)
タイムスロット（N+1)
スロット周期Ｔ スロット周期Ｔ
タイムスロット(N)
制御情報(N)に対するアップリンクデータフィールド(N+1) ダウンリンクスロット(N）のデータ フレームに対する応答フィールド
図6.4 アップリンクチャネル構成
6.2.1.3 チャネル構成例
図6.5にBRAINシステムのチャネル構成例を示す。APはタイムスロットの制御情報フィール
ド毎にダウンリンク制御情報フレームを送信し、PHYダウンリンクフレームがある場合はデータ フィールドにそのフレームを送信する。一方、STA は制御情報を受信した後、PHY アップリン クフレームがある場合は、オフセット時間を遅らせてデータフィールドにそのフレームを送信す る。また、PHYダウンリンクフレームが正しく受信した場合は、そのフレームを受信完了後、オ フセット時間を遅らせてACKフレームを送信する。
Ｉ Ｄ Ｌ Ｅ
ＡＰＳＴＡ
送信
送信 受信
受信
ＰＯＬＬ ダウンリンクフレーム(N)
Ｉ Ｄ Ｌ Ｅ
アップリンクフレーム
ＰＯＬＬ ＡＣＫ ＡＣＫ
オフセット オフセット
Ｉ Ｄ Ｌ Ｅ
アップリンクフレーム
ダウンリンクフレーム(N)
制御情報フィールド
(Ｎ)
ダウンリンクデータフィールド（N) ダウンリンクスロット（N+1)
制御情報(N)に対するアップリンクデータフィールド
スロット周期Ｔ スロット周期Ｔ
制御情報フィールド
(Ｎ＋１) 制御情報フィールド
(Ｎ＋２)
制御情報(N‑1)に対するアップリンクデータフィールド
ダウンリンクフレ ーム(N)に対する
応答フィールド
ダウンリンクフレ ーム(N‑1)に対する 応答フィールド
図6.5 チャネル構成例
6.2.1.4 タイムオフセット調整
BRAIN システムは図 6.6に示すように伝搬距離の大きく異なる端末局を同時に収容する際は、
近距離端末局（STA1）と長距離端末局（STA2）のフレームの到着時間が大きく異なる。これら の２台が同一のAPに接続するために各STAがAPとの伝搬遅延に応じて送信オフセットの自動 調節機能をサポートする。
AP STA2
長距離通信 STA1
近距離通信
図6.6 異なる距離の伝送
図6.7にオフセットの設定手順を示す。
① STAが設定要求の制御フレームを送信する。
② APは制御フレームを受信するまでの時間を計測。
③ 計測した値を設定応答の制御フレームに含めてSTAへ送信。
④ 設定応答から送信オフセット設定する。
⑤ 通信開始（次に設定要求を送信するまでこのオフセット値で行われる）
STA
AP
①設定要求送信
④送信オフセット設定
③設定応答送信
（遅延情報含む）
②伝送遅延計測
⑤通信開始
図6.7 オフセット設定手順
図6.8に送信オフセット計測のタイミングチャートを示す。
AP 受信
STA2 CTRL STA2 受信
AP CTR
L
STA2 送信
STA2 DATA
APの制御フレームに含まれオフセット値情報 をもとにオフセットを修正
AP 送信
I D L E
I D L E
S T A 2 I D
L E I D
L E I D
L E
I D L E
I D L E
I D L E
I D L E
I D L E
I D L E STA2
CTRL
S T A 2
I D L E
AP CTR
L
Default (T1)
TIME LAG 計測値(T2)
オフセット 修正値
（T3）
...
...
...
...
TIME LAG計測値を含む 制御フレームを送信
STA2 DATA
図6.8 タイムオフセット測定
6.2.2 MACフレーム構成
BRAINシステムのMACレイヤで使用されるMAC フレームは大きく制御情報フレーム、デ
ータフレーム、制御フレームに分類される。制御情報フレームは、アップリンクチャネルでの送 信制御に使用され、アクセスポイントによりダウンリンクチャネルにおけるタイムスロットの制 御情報フィールドに送信される。他のMACフレームはアップリンクとダウンリンクのデータフ ィールドに送信される。
6.2.2.1 制御情報フレームフォーマット
図6.9に制御情報フレームのフォーマットを示す。
状態データ (3bit)
MACアドレス
（8bit)
図6.9 制御情報フレームフォーマット 次に制御情報の種別及びMACアドレスについて表6.1に示す。
表6.1 制御情報の状態データとMACアドレス 種別 状態データ
MSB LSB
MACアドレス 説明
IDLE ０ ０ ０ APアドレス ランダムアクセススロット
POLL1 ０ ０ １ STAアドレス 指定STAへのIsochronous伝送スロット
POLL2 ０ １ ０ STAアドレス 指定STAへのAsynchronous伝送スロット
RPOLL1 １ ０ １ STAアドレス 指定STAへのIsochronous伝送再送スロット
RPOLL2 １ １ ０ STAアドレス 指定STAへのAsynchronous伝送再送スロット
6.2.2.2 データフレームと制御フレームの共通フォーマット
データフレームと制御フレームは図6.10に示すフレームフォーマットを用いる。