第 4 章 ディジタル制御に基づくスイッチング電源のフィードバック制御実験 33
5.3 ディジタル制御電源の出力電圧振動低減手法
この節では、振動低減手法を提案し、実験検証を行う。ディジタル制御電源に特有の入力電圧変 動とAD変換・DA変換分解能に起因する出力電圧振動の低減に関する提案である。すなわち、入 力電圧が変動しても、出力電圧の振動が最小となるような目標電圧を調整する手法である。
以下で用いる記号を図5.4のブロック図を用いて定義する。入力電圧をvin[V]、制御入力はPWM スイッチングのON-OFF Duty比でupwm[%]、制御量は出力電圧でありvout[V]とする。また、
upwm[%]に対する分割数をnpwmとし、そのディジタル値はupwm[digit]で表すこととする。同様 にvout[V]に対する分割数をnoutとし、そのディジタル値はvout[digit]とする。対応する目標電圧 も同一の分解能とし、それぞれvref[V]、vref[digit]とする。以下では、vin[V]とvref[V]が与えら れた状態で、vref[digit]を与える方法について示す。
前準備として目標値と入力電圧に対する電圧振動特性を解析した。これらからPWM Duty：1digit 分を見てみると、最適入力電圧差分値と目標値の最適差分はそれに相当することがわかるはずであ る。また低減手法としては、スイッチング電源では入力電圧が負荷によって変動するため目標値を 補正することで振動を最小化するという流れである。
まず、本研究室により提案されているの低減手法を説明する。この手法は、現在の入力電圧vin[V]
と目標値vref[V]から電圧振動が最小となる最適目標値vref[digit]を与える方法である。その手順 について説明する。まず、出力電圧voutの振動が最小となる目標電圧voptref[V]を導出する。ここで、
積分補償のある制御器によりフィードバック制御を行っているときは、定常時の目標電圧と出力電 圧は一致する（vref =vout）ことに注意する。入力分解能は、vin[V]/npwm[digit]となることに着 目すると、目標電圧はその定数倍のとき振動は最小となるため、連続量での最適目標電圧vrefopt[V]
は、
voptref[V] =n[digit]· vin[V]
npwm[V] (5.6)
となる。次に連続量であるvoptref[V]から離散量であるvrefopt[digit]へ単位変換する。ここでは、出力 電圧分解能vout−max[V]/npwm[digit]を考慮し、
vrefopt[digit] = vrefopt[V]
vout−max[V]
nout[digit]
= n[digit]· npwmvin[digit][V]
vout−max[V]
nout[digit]
(5.7)
となる。この目標電圧は整数値である必要があるため、整数化する。
vrefopt−int[digit] = round
n[digit]·npwmvin[digit][V]
vout−max[V]
nout[digit]
(5.8)
これが、入力電圧を考慮した出力電圧振動が最小となる目標電圧指令値となる。以上を考慮し、出 力電圧の振動が最小となる目標電圧指令の与え方を以下に示す。
a)目標電圧を入力分解能で除算し、整数化する
n[digit] = round
vref[V]
vin[V]
npwm[digit]
(5.9)
b)この整数値nを利用し、次式により、目標電圧指令値を与える。
vrefopt−int[digit] = round
n[digit]·npwmvin[digit][V]
vout−max[V]
nout[digit]
(5.10)
Plant vin[V]
C D/A
upwm [%]
upwm [d]
A/D vout [V]
vout [d]
vref [d]
vref [V]
+ −
分割数:npwm 分割数:nout A/D
図 5.4: ディジタル制御電源のブロック図
以上より、入力電圧を検出できれば入力分解能と出力分解能を考慮することにより出力電圧の振 動が最小となる目標電圧を与えることができる。この２つの演算式を、目標電圧を与えるポイント に付加することで、目標電圧近傍の振動が最小化する出力電圧を得ることが出来る。本制御形のブ ロック図を図5.5に示す。
次に、提案手法の有効性を実験検証した結果について示す。実験条件としては、目標電圧が vref[V] = 1V、vref[digit] = 639で、入力分割数がnpwm= 210、出力分割数がnout = 212である。
また、電圧振動が最小となる条件は入力電圧vinを12.05[V]、目標値vrefを639[digit]である。この 場合、従来法でも目標電圧は出力分解能のみを考慮するため、vref[digit] = 1V/(6.41V/212digit) =
639[digit]となり最小振動である。出力電圧の応答波形を図5.6に示す。同図より、制御入力であ
るPWM Duty比が一定となっており、これにより出力電圧も振動が最小となっていることが確認
できる。次に振動が増大するように入力電圧を0.07[V]減少（図5.3参照）させてvin= 11.98[V]
とする。目標電圧補正無しでの応答を図5.7赤線に示す。目標電圧補正が無いため、電圧振動が
39.3mVp−pに増大している。これに対して、提案の目標電圧補正を行った場合、a)より、
n[digit] = round
vref[V]
vin[V]
npwm[digit]
= round [ 1
11.98 210
]
= round[85.48] = 85 (5.11)
b)に代入して、
voptref−int[digit] = round
n[digit]·npwmvin[digit][V]
vout−max[V]
nout[digit]
= round
[85·11.98210
6.41 212
]
= round[635.44] = 635(5.12)
となり、従来法に対して目標値が639-635=-4[digit]だけ修正（減少）される。このときの出力電 圧波形を図5.7青線に示す。制御入力Dutyが一定であり、その結果出力電圧振動が9.42mVp−p まで低減できていることが確認できる。従来法と比較し、約76%の振動低減が達成できる結果と なった。
Plant vin[V]
C D/A
upwm
[%]
upwm
[d]
A/D vout
[V]
vout
[d]
a)⇒b) vref
[d]
opt-int
vref
[V]
vin[V]
+ −
⋅
=
−
−
[digit]
] V [
[digit]
] V [digit] [ round ] digit [
max int
out out
pwm in opt
ref
n v
n n v
v
=
[digit]
] V [
] V round [ [digit]
pwm in ref
n v n v
resolution:npwm resolution:nout
a) b)
図5.5: 振動低減補正ありのディジタル制御電源のブロック図
0 2 4 6
75 80 85 90 95
Time [ms]
550 640 650
0 2 4 6
Time [ms]
u
pwmが一定
振動が最小
u
pwm[d ig it ] v
out[d ig it ]
図5.6: 最適入力電圧での応答波形
10.0 10.4 12.0 84
85 87
Time [ms]
600 620 640 660 680
v
out[di gi t]
10.8 11.2 11.6
86
without compensation
with compensation
without compensation
with compensation
u
pwm[di gi t]
図 5.7: 入力電源変動による出力電圧振動の増大（目標電圧補正なし）