PIC16(L)F1703/7
PIC16(L)F1703/7
18.3 ZCD ロジック極性
ZCDxCON
レジスタのZCDxPOL
ビットは、電流のソー スとシンクに対応するZCDxOUT
ビットを反転します。ZCDxPOL
ビットがセットされている時にZCDxOUT
がHigh
であればソース、Low
であればシンク中であ る事を示します。ZCDxPOL
ビットはZCD
割り込みに影響を与えます。セクション18.4「ZCD割り込み」を参照してください。
18.4 ZCD 割り込み
対応する割り込みイネーブルをセットすると、
ZCD
ロ ジック出力の変化に応じて割り込みが生成されます。この目的のために、
ZCD
は立ち上がりエッジ検出機能 と立ち下がりエッジ検出機能を備えています。いずれかのエッジ検出機能がトリガされ、対応するイ ネーブルビットがセットされている場合、
PIR3
レジス タのZCDIF
ビットがセットされます。ZCDxINTP
ビッ トは立ち上がりエッジ割り込みを、ZCDxINTN
ビット は立ち下がりエッジ割り込みを有効にします。どちら のビットもZCDxCON
レジスタに格納されています。この割り込みを完全に有効にするには、以下のビット をセットする必要があります。
• PIE3
レジスタのZCDIE
ビット• ZCDxCON
レジスタのZCDxINTP
ビット(
立ち上がりエッジ検出の場合)
• ZCDxCON
レジスタのZCDxINTN
ビット(
立ち下がりエッジ検出の場合)
• INTCON
レジスタのPEIE
およびGIE
ビットZCDxPOL
ビットを変化させると、ZCDxENビットの 状態に関係なく割り込みが発生します。PIR3
レジスタのZCDIF
ビットは、割り込みサービスの 一部としてソフトウェアでクリアする必要があります。このフラグをクリア中に次のエッジが検出された場合、
シーケンス完了時にフラグはセットされたままです。
18.5 スリープ中の動作
ZCD
の電流源と割り込みはスリープの影響を受けま せん。18.6 リセットの影響
ZCD
回路は、パワーオン リセット(POR)
時の既定値(
有効/
無効)
を設定できます。ZCDDIS
コンフィグレー ションビットがクリアの場合、ZCD
回路はPOR
時に 有効です。ZCDDIS コンフィグレーション ビットが セットされている場合、ZCDCONレジスタのZCDEN
ビットをセットするまでZCD
モジュールは無効です。PIC16(L)F1703/7
18.7 レジスタ定義 : ZCD 制御
レジスタ 18-1:
ZCD1CON: ゼロクロス検出制御レジスタ
R/W-q/q U-0 R-x/x R/W-0/0 U-0 U-0 R/W-0/0 R/W-0/0
ZCD1EN - ZCD1OUT ZCD1POL - - ZCD1INTP ZCD1INTN
bit 7 bit 0
凡例
:
R = 読み出し可能ビット W = 書き込み可能ビット U = 未実装ビット、「0」として読み出し
u = ビットは不変 x = ビットは未知 -n/n = POR時とBOR時の値/その他の全てのリセット時の値
「1」 = ビットはセット 「0」 = ビットはクリア q =コンフィグレーション ビット依存
bit 7 ZCD1EN:
ゼロクロス検出イネーブルビット1 =
ゼロクロス検出を有効にする。ZCDピンからソースまたはシンク電流を出力する0 =
ゼロクロス検出を無効にする。ZCD
ピンはPPS
およびTRIS
制御に従って動作するbit 6
未実装:
「0
」として読み出しbit 5 ZCD1OUT: ゼロクロス検出論理レベルビット
ZCD1POL ビット = 0:
1 = ZCD
ピンはシンク電流を流している0 = ZCD
ピンはソース電流を流しているZCD1POL ビット = 1:
1 = ZCD
ピンはソース電流を流している0 = ZCD
ピンはシンク電流を流しているbit 4 ZCD1POL:
ゼロクロス検出論理出力極性ビット1 = ZCD
論理出力を反転する0 = ZCD
論理出力を反転しないbit 3-2
未実装:「 0
」として読み出しbit 1 ZCD1INTP: ゼロクロス立ち上がりエッジ割り込みイネーブルビット
1 = ZCD1OUT
がLow
からHigh
に遷移した時にZCDIF
ビットをセットする0 = ZCD1OUT
がLow
からHigh
に遷移してもZCDIF
ビットをセットしないbit 0 ZCD1INTN: ゼロクロス立ち下がりエッジ割り込みイネーブルビット
1 = ZCD1OUT
がHigh
からLow
に遷移した時にZCDIF
ビットをセットする0 = ZCD1OUT
がHigh
からLow
に遷移してもZCDIF
ビットをセットしないPIC16(L)F1703/7
表 18-1:
ZCD
モジュール関連レジスタのまとめ表 18-2:
ZCD
モジュール関連コンフィグレーション ビットのまとめ名前 Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit 0
レジスタ 内容記載 ページ
PIE3 - - - ZCDIE - - - - 88
PIR3 - - - ZCDIF - - - - 91
ZCD1CON ZCD1EN - ZCD1OUT ZCD1POL - - ZCD1INTP ZCD1INTN 172
凡例: - = 未実装、「0」として読み出し。網掛けの部分はZCDモジュールでは使いません。
名前 ビット
数 Bit -/7 Bit -/6 Bit 13/5 Bit 12/4 Bit 11/3 Bit 10/2 Bit 9/1 Bit 8/0
レジスタ 内容記載 ページ
CONFIG1 13:8 - - FCMEN IESO CLKOUTEN BOREN<1:0>
-7:0 CP MCLRE PWRTE WDTE<1:0> - FOSC<1:0> 49
CONFIG2 13:8 - - LVP DEBUG LPBOR BORV STVREN PLLEN
7:0 ZCDDIS - - - - PPS1WAY WRT<1:0> 51
凡例: - = 未実装、「0」として読み出し。網掛けの部分はZCDモジュールでは使いません。