JEITA EDA技術専門委員会の最新のEDA技術の業界内の普及・促進活動の一環として当委員会
主催、ASP-DAC 2006実行委員会協賛で「システム・デザイン・フォーラム2005」を開催した。
本フォーラムではシステム・LSI設計者、EDA技術者に最新の設計技術、課題など今一番ホット な話題、設計事例の紹介、ディスカッションをした。
EDA 技術専門委員会は、これまで EDA 標準化活動の発表とその一般への普及を図ることを目 的とする“EDA標準化フォーラム”を1990年から1994年にかけて4回開催し、EDA技術専門委 員会の活動に係る内容の発表、討論の場を目的とする“EDAフォーラム”を1999年から2002年 にかけて 2回開催してきた。昨年は、最新の設計技術、課題を設計事例とともに紹介する“シス テム・デザイン・セミナー”をEDSFair2004と同時開催した。
今回は、1日目にEDA標準化活動の一環として、SystemVrilog, SytemCのユーザフォーラム、
および関連のセッションを行い、2日目にSoCに関連した設計技術、課題等を設計事例とともに 紹介する“システム・デザイン・フォーラム2005”として2日間の日程で、EDSFair2005と同時
開催した。
日 時：2005年1月27日（木） 12:30～17:00 場 所：パシフィコ横浜 アネックスホール F202 聴 講 料：無料
定 員：200名／セッション
1月27日のみの協賛：Accellera、OSCI、コーウェア㈱、日本ケイデンス・デザイン・シス テムズ社、日本シノプシス㈱、フォルテ・デザイン・システムズ㈱、
メンター・グラフィックス・ジャパン㈱
内 容：テクニカルセッション（3セッション）
日 時：2005年1月28日（金） 9:30～17:00 場 所：パシフィコ横浜 アネックスホール F204 聴 講 料：5,250円（消費税込み）／セッション 定 員：100名／セッション
内 容：テクニカルセッション（3セッション）
■セッション1 （1月27日 12：30～14：10）
テーマ：SystemVerilogユーザフォーラム2005
概 要：SystemVerilogはVerilog HDL（IEEE 1364）後継の次世代の設計（実装）／検証用言語 として注目を集めており、さらなる設計効率化をもたらす言語として期待されている。
本セッションではSystemVerilogの標準化を進めているAccelleraのDennis Brophy氏を 招き、IEEE 標準化状況および米国での利用状況について解説した。次に JEITA SystemVerilog タスクグループのメンバーがユーザの立場でまとめた SystemVerilog 3.1aに関する言語チュ―トリアルを行った。また、SystemVerilogを利用した最新の設 計事例を紹介した。
オーガナイザ：JEITA SystemVerilog タスクグループ 司 会：浜口 加寿美氏（松下電器産業）
① Dennis Brophy氏（Chairman, Accellera）：SystemVerilog標準化情報
② Oz Levia氏（Chairman代理、IEEE P1800）：SystemVerilog標準化情報
③ 土屋 丈彦氏（東芝 セミコンダクター社）：SystemVerilog V3.1a言語チュートリアル
④ Stuart Sutherland氏（Sutherland HDL, Inc）：SystemVerilog from a User’s Perspective
■セッション2 （1月27日 14：15～15：15）
テーマ：EDAベンダーセッション
概 要：EDAベンダー各社より、SystemVerilogおよびSystemCのサポート状況およびサポート ロードマップを紹介した。
司 会：千綿 幸雄氏（富士通）
① 中谷 英峰氏（株式会社図研）：
－62－
② 明石 貴昭氏（日本シノプシス）：
③ 柴下 哲氏（メンター・グラフィックス・ジャパン）：
④ 後藤 謙治氏（日本ケイデンス・デザイン・システムズ社）
⑤ 川原 常盛氏（コーウェア）
⑥ 桜井 至氏（フォルテ・デザイン・システムズ）
■セッション3 （1月27日 15：20～17：00）
テーマ：SystemCユーザフォーラム2005
概 要：SystemC は、C 言語ベースのシステムレベル設計言語として既に業界標準として幅広 く利用されている。また、待望の IEEE における標準化作業も本格的にスタートして いる。本セッションではSystemCの標準化を進めているOSCIの中核メンバーとして 活躍されている NEC Electronics America の河原林氏を招き、IEEE 標準化状況および ロードマップ、米国/欧州での利用状況について解説した。次に各社よりSystemCを利 用した最新の実践的設計事例を紹介した。
オーガナイザ：JEITA SystemC タスクグループ 司 会：長谷川 隆氏（富士通）
① 河原林 政道氏（NEC Electronics America）：IEEE標準化状況およびSystemC最新状況
② 高嶺 美夫氏（ルネサステクノロジ）：短TAT性能評価プラットフォームとその応用
③ 塚本 泰隆氏（リコー）：動作合成ツールを使ったJPEG（DCT）回路の設計事例
④ 柿本 勝氏（ソニー）：動作合成の設計適用事例とその効果
■セッション4 （1月28日 9：30～11：30）
テーマ：最先端SoCの設計事例
概 要：携帯電話、アミューズメント、DVDレコーダ、デジタルスチルカメラといった日本の 代表的なエレクトロニクス・システムは、SoC というキーデバイスの中に付加価値が 凝縮されている。本セッションでは、このような最先端 SoC の設計事例を紹介した。
画像処理の問題やIP間のデータ転送の問題等を、高性能・低コスト・低消費電力・TAT 短縮の観点から検討した結果としてのSoCアーキテクチャのポイント、設計・開発上 のチャレンジ、および、それらを解決していくための性能見積もりやシステム検証を はじめとする設計手法について紹介した。
オーガナイザ・司会：広瀬 文保氏（日本ケイデンス・デザイン・システムズ社）
① 竹本 卓氏（東芝 セミコンダクター社）：携帯向けメディアプロセッサ SoC“T4G”
の設計事例
② 服部 俊洋氏（ルネサステクノロジ）：アミューズメント向け AV/グラフィックス SoC
“SH7307”の設計事例
③ 久松 裕二氏（NECエレクトロニクス）：DVDレコーダ用SoC“μPD61175”の設計事例
④ 飯野 秀之氏（富士通）：デジタルスチルカメラ用画像処理SoCの設計事例
■セッション5 （1月28日 12：30～14：30）
テーマ：組込みシステム開発・検証技術の最新動向
概 要：日本の民生用エレクトロニクス・システムの主力を占める家電製品、携帯電話、デジ タルカメラ、セットトップ・ボックスなどの組込みシステムには、汎用プロセッサ、
DSP、ASIC が含まれているだけではなく、汎用プロセッサや DSP 上で実行されるソ
フトウェアが含まれており、非常に複雑なシステムとなりつつある。 その結果、開発 工数の増大と開発期間の長期化が大きな問題になりつつある。
本セッションでは、これらの問題を解決するための新しいシステム開発手法と設計検 証技術を紹介した。設計検証技術に関しては、現在注目を集めているアサーションベー スの検証技術を中心に解説を行った。次にシステム開発手法として、企業におけるプ ラットフォームベース設計手法の適用事例を2件紹介した。
オーガナイザ：今井 正治氏（大阪大学）、中田 恒夫氏（富士通研究所）
司 会：今井 正治氏（大阪大学）
① 東野 輝夫氏（大阪大学）：設計検証技術の最新動向‐アサーションベース設計
② 水野 雅信氏（松下電器産業）：デジタル家電分野のシステムLSI検証の取り組み
③ 山下 浩一郎氏（富士通）：組み込みシステム向けプラットホーム非依存 システム開発環境SPD
■セッション6 （1月28日 15：00～17：00）
テーマ：チップ・パッケージ・ボード統合設計
概 要：LSI の電源電圧低下によるノイズマージンの減少やLSI 間通信の高速化にともない、
チップ・パッケージ・ボードのリワーク頻度が増加している。また、リワークを回避 するための過剰品質によるコスト増が懸念されている。リワーク件数を削減し、要求 性能を満たす範囲でギリギリまでコストを低下させるためには、従来の個別検証では 不十分であるため、チップ・パッケージ・ボード統合設計が脚光を浴びつつある。統 合設計のための環境開発は、現時点では設計後の最終検証に重点が置かれているが、
今後は設計初期段階での協調設計へと移っていこうとしている。本セッションでは、
チップ設計、パッケージ設計、ボード設計の各領域の専門家と統合解析の専門家を招 き、パネル討論を行った。設計・解析事例の紹介や、課題の明確化、解決手法の提案 を通して統合設計のあるべき姿を議論した。
オーガナイザ：JEITA PDM研究会主査 蜂屋 孝太郎氏（NECエレクトロニクス）
モ デ レ ー タ：浅井 秀樹氏（静岡大学）
パ ネ リ ス ト：
① 村山 敏夫氏（ソニーイーエムシーエス）
② 須藤 俊夫氏（東芝）
③ 渡辺 毅氏（NECエレクトロニクス）
④ 佐藤 敏郎氏（富士通）
－64－
当日の聴講者数は以下の通り。
聴講者実数 セッション1 212 セッション2 244 セッション3 265 セッション4 108 セッション5 70 セッション6 84 合計 983
各セッションとも熱の入った発表、討論となり盛況であった。各セッションの状況は下記のと おり。
■セッション1
SystemVerilog Task Group 主査であり、司会者である浜口 加寿美氏のあいさつにて当セッショ
ンは開始した。セッション開始時からほぼ満席に近く、SystemVerilogに対する注目度の高さがう かがえた。Accellera ChairmanであるDennis Brophy氏より「Accelleraでの標準化と米国ユーザー の声」と題した講演で始まった。Dennis氏はまずAccelleraの組織／目的の説明を行い、そのポジ ションを明確にした。その後、SystemVerilogに関する概要とその歴史、現状を説明し、最後に米 国 に お け る ユ ー ザ の
様々な声を紹介した。
次に、IEEE P1800 の chairman である Johny Srouji 氏の代理として Synopsys Inc. の Oz Levia 氏 よ り 「IEEE
P1800 としての標準化
状況」と題した講演を 行った。Oz 氏は IEEE
P1800 の組織／目的、
現在までの標準化作業 の経過および状況を説 明し、2005 年 9 月に
IEEE 1800として承認されるだろうと述べた。次に、株式会社東芝の土屋 丈彦氏が「SystemVerilog
3.1a 言語チュートリアル」と題して講演を行った。土屋氏はJEITA SystemVerilog Task Groupの委 員であり、このチュートリアルは同 Task Group の成果として発表した。当チュートリアルは
「SystemVerilog 3.1a Language Reference Manualから各EDAベンダーにてサポートされている文法 を抽出し、その中でユーザの立場から有用であると思われる記述をPick Up したものである」と