ウォッチドッグタイマの構成

4 周辺回路と動作（ウォッチドッグタイマ）

4 周辺回路と動作（ウォッチドッグタイマ）

4.3.3 ウォッチドッグタイマのI/Oメモリ

表4.3.3.1にウォッチドッグタイマの制御ビットとそのアドレスを示します。

表4.3.3.1 ウォッチドッグタイマの制御ビット

アドレス  注 釈 

D3 D2

レジスタ 

D1 D0 Name Init ∗1 1 0

FF01H

0 0 WDEN WDRST

R/W W

R

0 ∗3 0 ∗3 WDEN WDRST∗3

– ∗2 – ∗2 1 Reset

Enable Reset

Disable Invalid

未使用 未使用

ウォッチドッグタイマイネーブル ウォッチドッグタイマリセット(書き込み時)

*1 イニシャルリセット時の初期値

*2 回路上設定されない

*3 読み出し時は常時"0"

● WDRST: ウォッチドッグタイマリセット （FF01H･D0）

ウォッチドッグタイマをリセットするビットです。

"1"書き込み: ウォッチドッグタイマリセット

"0"書き込み: ノーオペレーション 読み出し: 常時"0"

WDRSTに"1"を書き込むことによりウォッチドッグタイマはリセットされ、その直後リスタートします。"0"の書 き込みはノーオペレーションとなります。

このビットは書き込み専用のため、読み出し時は常時"0"となります。

● WDEN: ウォッチドッグタイマイネーブルレジスタ （FF01H･D1）

ウォッチドッグタイマを使用する（イネーブル）かしない（ディセーブル）か選択します。

"1"書き込み: イネーブル

"0"書き込み: ディセーブル 読み出し: 可能

WDENレジスタに"1"を書き込むことによりウォッチドッグタイマはイネーブルとなり、カウント動作を行います。

"0"を書き込んだ場合はディセーブルとなり、カウント動作および割り込み（NMI）の発生も行いません。

イニシャルリセット時、このレジスタは"1"にセットされます。

4.3.4 プログラミング上の注意事項

（1）ウォッチドッグタイマを使用する場合、3秒周期以内にソフトウェアでウォッチドッグタイマをリセットする必要 があります。

（2）イニシャルリセットにより、ウォッチドッグタイマは動作状態に設定されますので、使用しない場合は割り込み

（NMI）発生前にウォッチドッグタイマをディセーブル（使用しない）に設定してください。

4 周辺回路と動作（発振回路）

4.4 発振回路

4.4.1 発振回路の構成

S1C6F632は2種類の発振回路（OSC1およびOSC3）を内蔵したツインクロック仕様となっています。OSC3 発振回路はCPUや一部の周辺回路を高速動作させるためのメインクロック（Max. 4.2MHz）を、OSC1発振 回路は低電力動作用のサブクロック（Typ. 32.768kHz）を発生します。

図4.4.1.1に発振回路の構成を示します。

CPUへ  OSC1 

発振回路 

クロック  切り換え  OSC3 

発振回路 

周辺回路ヘ 

OSCC 発振回路  制御信号 

CLKCHG

CPUクロック  選択信号 

一部の  周辺回路へ 

SLEEP  ステータス 

プリ  スケーラ 

 (fOSC3)  (fOSC1)

図4.4.1.1 発振回路の構成

イニシャルリセット時、CPUの動作クロックにはOSC1発振回路が選択されます。

OSC3発振回路のON/OFFとシステムクロックの切り換え（OSC3↔OSC1）はソフトウェアによって制御でき ます。OSC3発振回路はCPUや一部の周辺回路の高速動作が必要な場合に使用します。それ以外の場合 は消費電流を低減させるためにOSC3発振を停止させ、OSC1を動作クロックとして使用してください。

注: S1C6F632はSLEEP機能に対応しており、SLEEP時にOSC1とOSC3発振回路が共に停止します。

SLEEPモードから起床した時点でCPUが誤動作しないようにするため、SLEEPモードへはCPUがOSC1 クロックで動作している状態で移行してください。

4.4.2 マスクオプション

● 標準マスクオプションType B

OSC1発振回路は水晶発振回路に、OSC3発振回路はセラミック発振回路に固定されています。

● 標準マスクオプションType E, Type G

OSC1発振回路は水晶発振回路に、OSC3発振回路はCR発振回路（R外付け）に固定されています。

● カスタムマスクオプション

OSC1発振回路は、水晶発振回路に固定されています。

OSC3発振回路として、セラミック発振回路またはCR発振回路（R外付け）が選択できます。

4 周辺回路と動作（発振回路）

4.4.3 OSC1発振回路

OSC1発振回路は32.768kHz（Typ.）のシステムクロックを発生します。

OSC1発振クロックはCPUおよび周辺回路の低速（低消費電力）動作時のシステムクロックとして使用され ます。また、OSC3をシステムクロックとして使用する場合にも、計時タイマやストップウォッチタイマの原振 として使用されます。本発振回路はSLP命令実行時に発振停止状態となります。

図4.4.3.1にOSC1発振回路の構造を示します。

VSS VSS

OSC2 OSC1

X'tal CG1

SLEEPステータス  fOSC1

図4.4.3.1 OSC1発振回路（水晶発振）

OSC1端子とOSC2端子間に水晶振動子X'tal（Typ. 32.768kHz）を、OSC1端子とVSS間にトリマキャパシタ CG1（0〜25pF）をそれぞれ接続することにより、容易に水晶発振回路を構成できます。

4.4.4 OSC3発振回路

OSC3発振回路はCPUや一部の周辺回路を高速動作させる場合のシステムクロックを発生します。

本発振回路はSLP命令実行時、またはレジスタOSCCに"0"設定時に発振停止状態となります。

発振回路の種類はマスクオプションで選択できます。

標準マスクオプションType B: セラミック発振（固定）

標準マスクオプションType E: CR発振（固定）

標準マスクオプションType G: CR発振（固定）

カスタムマスクオプション: セラミック発振またはCR発振（選択可）

図4.4.4.1にOSC3発振回路の構造を示します。

VSS OSC4 OSC3

CD3 CG3

発振回路制御信号  SLEEPステータス 

fOSC3 Rf

Ceramic

（1）セラミック発振回路

OSC3

RCR

発振回路制御信号  fOSC3

4 周辺回路と動作（発振回路）