• 検索結果がありません。

[PDF] Top 20 J157 e IEICE 2011 1 最近の更新履歴 Hideo Fujiwara J157 e IEICE 2011 1

Has 10000 "J157 e IEICE 2011 1 最近の更新履歴 Hideo Fujiwara J157 e IEICE 2011 1" found on our website. Below are the top 20 most common "J157 e IEICE 2011 1 最近の更新履歴 Hideo Fujiwara J157 e IEICE 2011 1".

J157 e IEICE 2011 1 最近の更新履歴  Hideo Fujiwara J157 e IEICE 2011 1

J157 e IEICE 2011 1 最近の更新履歴 Hideo Fujiwara J157 e IEICE 2011 1

... Our new approach to functional scan, F-scan, improves all of the mentioned previous works in terms of area over- head. F-scan organizes every register in the circuit in an F-scan-path by maximizing the use of available ... 完全なドキュメントを参照

10

J93 j IEICE 2002 2 最近の更新履歴  Hideo Fujiwara J93 j IEICE 2002 2

J93 j IEICE 2002 2 最近の更新履歴 Hideo Fujiwara J93 j IEICE 2002 2

... SoC 連続可検査性とは ,各コア( 各信号線 )に 対し て ,他コア形状を選択することにより,連続透明 経路及び 信号線を用いて 連続テストアクセ スできる性 質をい う.図 2 では ,時刻 t から連続し た時刻にコ ア 3 各入力端子へテ スト 系列を 印加し ,時刻 t + 1 から 連続し た時刻に 出力され ... 完全なドキュメントを参照

11

J96 j IEICE 2002 6 最近の更新履歴  Hideo Fujiwara J96 j IEICE 2002 6

J96 j IEICE 2002 6 最近の更新履歴 Hideo Fujiwara J96 j IEICE 2002 6

... A BIST Based on Concurrent Single-Control Testability of RTL Data Paths Ken-ichi YAMAGUCHI † , Hiroki WADA †† , Toshimitsu MASUZAWA ††† , and Hideo FUJIWARA † あらまし レジ スタ転送レ ベルデ ータパス組込み自己テ スト 法とし て ,単一制御可検査性に 基づ ... 完全なドキュメントを参照

11

J91 j IEICE 2001 5 最近の更新履歴  Hideo Fujiwara J91 j IEICE 2001 5

J91 j IEICE 2001 5 最近の更新履歴 Hideo Fujiwara J91 j IEICE 2001 5

... 昭 44 阪大・工・電子卒.昭 46 同大大 学院博士後期課程了.阪大工学部助手,明 治大理工学部教授を経て,現在,奈良先端 科学技 術大学院大学情報科 学研究科教授. 昭 56 ウォータールー大客員助教授.昭 59 マッギル大客員準教授.論理設計,高信頼 設 計 ,設 計 自 動化 ,テ ス ト容 易 化 設計 ,テ ス ト生 成 ,並 列処 理,計算複雑度に関する研[r] ... 完全なドキュメントを参照

8

J104 j IEICE 2003 7 最近の更新履歴  Hideo Fujiwara J104 j IEICE 2003 7

J104 j IEICE 2003 7 最近の更新履歴 Hideo Fujiwara J104 j IEICE 2003 7

... M 出力端子から RA まで 観測経路を単一制御信号からなるテストプ ランで 実現する経路とし て, type1 に加え , type2 , type3 経路も新たに 考え る( 図 2 ) .三つ タ イプ 経路に よって ,各組合せ 回路要素異な る入力端子に TPG で 発生し た異なるテ スト ... 完全なドキュメントを参照

11

J90 j IEICE 2001 5 最近の更新履歴  Hideo Fujiwara J90 j IEICE 2001 5

J90 j IEICE 2001 5 最近の更新履歴 Hideo Fujiwara J90 j IEICE 2001 5

... M j を通る場合を考 える.観測経路が M j 非伝搬入力 x 上を通る場合, M j 伝搬入力 x と出力ポート z 間にスルー機能が ない場合には,任意値を伝搬できない.ここで, M j y に定数を与えて x–z 間スルー機能を実現でき る場合について考える.外部入力から M j ... 完全なドキュメントを参照

12

J89 j IEICE 2001 2 最近の更新履歴  Hideo Fujiwara J89 j IEICE 2001 2

J89 j IEICE 2001 2 最近の更新履歴 Hideo Fujiwara J89 j IEICE 2001 2

... ,計算能力,通信能力など 点でパフォーマン スが 低いため ,移動端末にかか る負荷が 小さい手法が 望まれ る.分散シ ステム問題とし て , 端末移動や ,トポロジー変化に 伴うオーバヘッド を考慮し なければ ならない.更に ,無線チャネル 帯域幅 空間再利用観点など から ,クラスタ構成をすることによって ... 完全なドキュメントを参照

9

J120 j IEICE 2005 6 最近の更新履歴  Hideo Fujiwara J120 j IEICE 2005 6

J120 j IEICE 2005 6 最近の更新履歴 Hideo Fujiwara J120 j IEICE 2005 6

... ンがテストプログラムに変換できない場合がある.こ 場合,テストプログラムが存在しない故障,すなわ ち,命令レベル自己テスト下で冗長である故障にモ ジュール単体へテストパターンを求めてしまうだけ でなく,実際には検出可能である故障に対してテスト プログラムに変換できないテストパターンを求めてし ... 完全なドキュメントを参照

9

J130 j IEICE 2006 8 最近の更新履歴  Hideo Fujiwara J130 j IEICE 2006 8

J130 j IEICE 2006 8 最近の更新履歴 Hideo Fujiwara J130 j IEICE 2006 8

... テスト容易化設計,データパス,強可検査,部分強可検査,完全故障検出効率 1. ま え が き VLSI 大規模化,複雑化に伴い, VLSI テスト はますます困難な問題となっており,テスト費用 削減及びテスト向上が求められている.テスト 費用を示す評価尺度として,テスト生成時間やテスト ... 完全なドキュメントを参照

11

J121 j IEICE 2005 6 最近の更新履歴  Hideo Fujiwara J121 j IEICE 2005 6

J121 j IEICE 2005 6 最近の更新履歴 Hideo Fujiwara J121 j IEICE 2005 6

... Kouhei OHTANI † , Satoshi OHTAKE †† , and Hideo FUJIWARA †† あらまし 本論文では,組合せ回路ノンロバストテスト可能なパス遅延故障に対するテスト生成を,縮退故 障用テスト生成アルゴリズムを用いて行う方法を提案する.具体的には与えられた組合せ回路をパスリーフ化 ... 完全なドキュメントを参照

8

J106 j IEICE 2003 9 最近の更新履歴  Hideo Fujiwara J106 j IEICE 2003 9

J106 j IEICE 2003 9 最近の更新履歴 Hideo Fujiwara J106 j IEICE 2003 9

... Chikateru JINNO †∗ , Michiko INOUE † , and Hideo FUJIWARA † あら まし 本論文では ,ホールド と スイッチ機能を考慮し て ,内部平衡構造を拡張し た順序回路クラスで ある内部切換平衡構造を提案する.提案するクラスは ,組合せテ スト 生成複雑度でテ スト 生成可能であり,平衡 ... 完全なドキュメントを参照

9

J82 j IEICE 2000 9 最近の更新履歴  Hideo Fujiwara J82 j IEICE 2000 9

J82 j IEICE 2000 9 最近の更新履歴 Hideo Fujiwara J82 j IEICE 2000 9

... 井上 智生 ( 正員 ) 昭 63 明大・工・電子通信卒.平 2 同大 大学院博士前期課程了.同年松下電器産業 ( 株 )入 社.明治大大学院博士後期課程を 経て,平 5 奈良先端大情報科学研究科助手. 平 11 より広島市立大学情報科学部助教授. 松下電気電器産業( 株 )に おいて マイクロ プ ロセッサ研究開発に 従事.明治大,奈良先端大,広島市大 に おいて ,テスト 生成,並列処理,テスト 容易化設計に 関する ... 完全なドキュメントを参照

10

J71 j IEICE 1999 2 最近の更新履歴  Hideo Fujiwara J71 j IEICE 1999 2

J71 j IEICE 1999 2 最近の更新履歴 Hideo Fujiwara J71 j IEICE 1999 2

... 合成後 デ ータパスが 弱可検査となるため十分条件である設計目標抽出手法を提案し ,高位合成主な処理である スケジューリング,バ インデ ィングに 関し て ,設計目標と面積をともに 考慮する発見的手法を 提案する.提案し た手法を繰り返し 適用することで時間制約もとで面積が 小さくかつ弱可検査なデータパスを合成する手法を提 ... 完全なドキュメントを参照

9

J73 j IEICE 1999 4 最近の更新履歴  Hideo Fujiwara J73 j IEICE 1999 4

J73 j IEICE 1999 4 最近の更新履歴 Hideo Fujiwara J73 j IEICE 1999 4

... セージ 受信については ,各スーパステップ 中通信 フェーズで送信された メッセージは同一スーパステッ プ 通信で 受信され るが ,その メッセージはその次 スーパステップ 以降でし か 利用できないと 仮定する. BSP モデルは以下二つパラ メータにより,具体 的なネット ワーク構造や メッセージ ... 完全なドキュメントを参照

10

J72 j IEICE 1999 2 最近の更新履歴  Hideo Fujiwara J72 j IEICE 1999 2

J72 j IEICE 1999 2 最近の更新履歴 Hideo Fujiwara J72 j IEICE 1999 2

... リズム,移動通信,放送,前後関係 1. ま え が き 小型計算機高性能化と無線通信技術進歩によっ て ,移動計算機が 無線通信を利用し てネット ワークに 接続す るこ とが 可能に なった .分散移動シ ステ ムは , 固定ネット ワー クに 移動計 算機( mobile host, MH ) を付加し たシ ステムである. MH は 計算実行中に移 ... 完全なドキュメントを参照

11

J161 e JETTA 2012 最近の更新履歴  Hideo Fujiwara J161 e JETTA 2012

J161 e JETTA 2012 最近の更新履歴 Hideo Fujiwara J161 e JETTA 2012

... November 2011 / Accepted: 26 June 2012 / Published online: 13 July 2012 # Springer Science+Business Media, LLC 2012 Abstract The paper proposes a hierarchical untestable stuck-at fault identification method for ... 完全なドキュメントを参照

11

J76 j IEICE 1999 7 最近の更新履歴  Hideo Fujiwara J76 j IEICE 1999 7

J76 j IEICE 1999 7 最近の更新履歴 Hideo Fujiwara J76 j IEICE 1999 7

... 第 1 段階とし て回路要素ご とにゲ ートレ ベル 回路を 用い たテ スト 生成を行う.次に 第 2 段階とし て各回路要素 に 対し て ,外部入力から 回路要素入力へ任意値を 伝達し ,また回路要素任意値を外部出力まで 伝達 できるテ ストプ ラン 生成を試みる.テ ストプ ランが 存在し ない場合には DFT とし て 外部入力から ... 完全なドキュメントを参照

9

J79 j IEICE 2000 2 最近の更新履歴  Hideo Fujiwara J79 j IEICE 2000 2

J79 j IEICE 2000 2 最近の更新履歴 Hideo Fujiwara J79 j IEICE 2000 2

... ,各演算実行遅延は 1 制御ス テップ と仮定する. バ インデ ィング 主要な手続きは , SDFG 中演算 を演算器に 割り当てる演算器バ インデ ィング と変数を レジ スタに 割り当てるレジ スタバ インデ ィングからな る.一般には演算器バ インデ ィング とレジ スタバ イン デ ィングに 分けて問題を解く.ここでは 演算器バ イン デ ィング,レジ スタバ ... 完全なドキュメントを参照

11

J77 j IEICE 1999 7 最近の更新履歴  Hideo Fujiwara J77 j IEICE 1999 7

J77 j IEICE 1999 7 最近の更新履歴 Hideo Fujiwara J77 j IEICE 1999 7

... 系列は( 1)テスト系列長が一定である, ( 2)各外部入力に対する 未定義値 (X) が存在する位置がテスト生成対象故障とは無関係に決まる,という性質に着目し,静的圧縮,動 的圧縮二つテ スト 系列圧縮方法を提案する.まず,テスト 系列値に 依存し ないテンプレ ート を用いた 静的 テ スト 系列圧縮方法を提案する.また圧縮後テ スト ... 完全なドキュメントを参照

10

J154 e MJCS 2010 1 最近の更新履歴  Hideo Fujiwara J154 e MJCS 2010 1

J154 e MJCS 2010 1 最近の更新履歴 Hideo Fujiwara J154 e MJCS 2010 1

... 1.1 Design-for-testability at Gate Level Various DFT methods have been proposed to augment a given circuit to make it more easily testable. The most commonly used DFT method is the scan technique (full or ... 完全なドキュメントを参照

17

Show all 10000 documents...