• 検索結果がありません。

Safety2.0時代の列車制御アーキテクチャ

出 アーキテクチャ 誰が 出 装置を制御するのか 1

出 アーキテクチャ 誰が 出 装置を制御するのか 1

... 8 もう少し詳しく⾒ると CPU ⼊出⼒装置 コマンド データレジスタ データ ( このデータを印刷せよ ) コマンドレジスタ 出⼒命令の実⾏によって コマンドとデータを書き込む 出⼒命令 (データ) 印刷せよ “A” メモリ ( 主記憶 ) もう少し詳しく⾒ると CPU ⼊出⼒装置 コマンド データレジスタ データ ( このデータを印刷せよ ) コマンドレジスタ 機器[r] ...

19

目次 はじめに アーキテクチャの比較

目次 はじめに アーキテクチャの比較

... バックアップとリカバリ 小規模なビジネス ネットワーク多くでは、スケジュール化されたバックアップは行われていません。 エントリレベルピア ツー ピア ネットワーク大半では、ネットワーク化されたデスクトップにデー タ ファイルが分散しているため、バックアップ作業に時間がかかります。すべてデスクトップが稼動 していなければならず、バックアップ対象データ ...

12

システムLSIとアーキテクチャ技術  (part II:オンチップ並列            アーキテクチャ)

システムLSIとアーキテクチャ技術  (part II:オンチップ並列            アーキテクチャ)

... コンピュータ記憶システムに必要なことは容量とアクセス高速性です。簡 単に言えば、膨大な記憶容量を持っていて、瞬時に読み書きできるメモリが 理想メモリです。しかし、残念なことに容量大きい、すなわちビット単価 安いメモリは遅く、高速なメモリほど容量が小さいです。ではお金が無限にあ ...

38

講義計画 1. コンピュータの歴史 1 2. コンピュータの歴史 2 3. コンピュータの歴史 3 4. 論理回路と記憶, 計算 : レジスタとALU 5. 主記憶装置とALU, レジスタの制御 6. 命令セットアーキテクチャ 7. 演習問題 8. パイプライン処理 9. メモリ階層 : キャッシュ

講義計画 1. コンピュータの歴史 1 2. コンピュータの歴史 2 3. コンピュータの歴史 3 4. 論理回路と記憶, 計算 : レジスタとALU 5. 主記憶装置とALU, レジスタの制御 6. 命令セットアーキテクチャ 7. 演習問題 8. パイプライン処理 9. メモリ階層 : キャッシュ

... 5.3.4 TLB • ページテーブル専用キャッシュ( transla[on lookaside buffer)フルアソシアティブキャッシュ 1. メモリアクセスが起きると仮 想ページアドレスをタグとして TLB参照が起きる. ...

36

WindowsでのOracle Database 10g Release 2アーキテクチャ

WindowsでのOracle Database 10g Release 2アーキテクチャ

... Release 2 を使用すると、Oracle RAC 管理性は、Oracle Cluster File System(CFS)によって大幅に改善されます。Oracle CFS はとくに Oracle RAC で使用するために開発されました。Oracle RAC 実行ファイルは、Oracle CFS ま たは RAW ...

13

EXTRAVIEW のアーキテクチャ

EXTRAVIEW のアーキテクチャ

... ATTACHMENT_REPOSITORY_OPT INTERNAL この設定は、添付ファイルについて、内部的にデータベース に格納するか、外部的にファイル・システムに格納するか、 またはその両者を組み合わせた方法で格納するかを制御しま す。 設定値が INTERNAL である場合、すべて添付ファイ ルはデータベース内に内部的に格納されます。 設定値が EXTERNAL ...

111

システムLSIとアーキテクチャ技術  (part II:オンチップ並列            アーキテクチャ)

システムLSIとアーキテクチャ技術  (part II:オンチップ並列            アーキテクチャ)

... で、対象ブロック中で、使われた時間が最も古いものを選ぶ方法です。つ まり最近使われていないものを選びます。最近使われたものは、また使われ る可能性が高いので、追い出し対象にするは良くないです。LRUは最後 に使われたが最も古いものを選ぶので、局所性原則に適っています。こ ...

34

MIPSのマルチサイクル マイクロアーキテクチャ

MIPSのマルチサイクル マイクロアーキテクチャ

... else if (stat[`FETCH_B]) instr <= readdata; end 今回はMoore型なので、状態が決まれば、その状態により出力(あるいは データパスでやること)が決まります。記述をするには、この状態マシン 現在状態が何なかを知る必要があります。One Hot Counterはこれが簡単 ...

55

次世代の 安全 安定 快適 省エ ネ へ 三菱電機ならではの先進の鉄道ソリューションを メンテナンス ソリューション Safety 鉄道にとって安全性の追求はいつの時代にも大切 や保安 なテーマです 列車統合管理装置 TCMS システムなど 状況を自ら判断して制御する自動化 技術をはじめとした多彩な

次世代の 安全 安定 快適 省エ ネ へ 三菱電機ならではの先進の鉄道ソリューションを メンテナンス ソリューション Safety 鉄道にとって安全性の追求はいつの時代にも大切 や保安 なテーマです 列車統合管理装置 TCMS システムなど 状況を自ら判断して制御する自動化 技術をはじめとした多彩な

... 駅設備システム 17 ホームや改札など映像を駅務室や指令所などで集中監視。三菱電機は数多くラインアップを持つ カメラをはじめ、レコーダー及びネットワーク機器を組み合わせた、さまざまな用途監視カメラシステム を提供します。また、顔認証、物体検知など画像処理技術や入退室管理、情報セキュリティーを組み合わ せたトータルなセキュリティーシステムをご提案します。 ...

14

システムLSIとアーキテクチャ技術  (part II:オンチップ並列            アーキテクチャ)

システムLSIとアーキテクチャ技術  (part II:オンチップ並列            アーキテクチャ)

... ストールする – 書き込み直後に読み出しをするとキャッシュが対応できないでペナル ティが増えることもある →ノンブロッキングキャッシュ – 実際は階層化されているのでそれぞれ階層を考えないといけない – プロセッサがOut-of-order実行可能ならば読み出し時にストールしな ...

34

SCIMA アーキテクチャと性能評価 - SCIMA アーキテクチャの概要 - 中村宏東京大学先端科学技術研究センター

SCIMA アーキテクチャと性能評価 - SCIMA アーキテクチャの概要 - 中村宏東京大学先端科学技術研究センター

... キャッシュ問題点 • データではデータアロケーション/リプレースメントは ハードウェア制御 – 殆どデータアクセスは規則的なのに、 ラインコンフリクトによるキャッシュミス発生 ...

19

IA-32 インテル(R) アーキテクチャ・ソフトウェア・ デベロッパーズ・マニュアル、上巻:基本アーキテクチャ

IA-32 インテル(R) アーキテクチャ・ソフトウェア・ デベロッパーズ・マニュアル、上巻:基本アーキテクチャ

... 表 2-1. 現在 IA-32 プロセッサ主な特徴 ........................................................................... 2-7 表 2-2. IA-32 プロセッサ過去世代主な特徴 ...

418

プロセッサ・アーキテクチャ

プロセッサ・アーキテクチャ

... FPGA JTAG 回路に接続されま す。 これにより、外部デバッグ・プローブから FPGA 上標準 JTAG イ ンタフェースを介してプロセッサにアクセスできます。 プロセッサ側で は、デバッグ・モジュールがプロセッサ・コア内部信号に接続されま す。 デバッグ・モジュールには、プロセッサに対してマスク不能な制御 ...

24

ホワイトペーパー NVIDIA の次世代型 CUDA TM コンピュート アーキテクチャ Kepler TM GK110 史上最速 最高効率の HPC アーキテクチャ V1.0

ホワイトペーパー NVIDIA の次世代型 CUDA TM コンピュート アーキテクチャ Kepler TM GK110 史上最速 最高効率の HPC アーキテクチャ V1.0

... に供給し続けるかでした。Fermi アーキテクチャでは、 個別ストリームから 16 個カーネルを起動できる並列性が確保されていましたが、最終的 にはこれらストリームはすべてひとつハードウェア・ワークキューへと集約されていま した。このため、現行ストリーム内依存性あるカーネルを全て完了してからでないと、 ...

24

特集新世代マイクロプロセッサアーキテクチャ ( 後編 ) 3. 実例 3 ユビキタス コンピューティング時代の組み込みマイクロコンピュータ, SuperH と M32R 清水徹 * 1 長谷川淳 * 2 服部俊洋 * 3 近藤弘郁 * 4 ( 株 ) ルネサステクノロジシステムソリューション統括本部

特集新世代マイクロプロセッサアーキテクチャ ( 後編 ) 3. 実例 3 ユビキタス コンピューティング時代の組み込みマイクロコンピュータ, SuperH と M32R 清水徹 * 1 長谷川淳 * 2 服部俊洋 * 3 近藤弘郁 * 4 ( 株 ) ルネサステクノロジシステムソリューション統括本部

... x86 アーキテクチャと 互換 PC 用 1 チップ・マイクロプロセッサが登場し, 1990 年代後半から 2000 年代前半にかけて,携帯電話 ベースバンド処理からインターネット・プロトコル制 御,ブラウザや各種アプリケーション・ソフトウェア 実行を 1 チップで実現した SoC 登場によって,コ ...

8

ビッグデータ時代に求められるデータアーキテクチャ DWH からビッグデータ さらにビジネスインテリジェンス (BI) というように データ活用のステージが変化してきている この流れの中で求められているデータアーキテクチャの方向性として Syncsort の日本法人であるシンクソート ジャパン 代表の

ビッグデータ時代に求められるデータアーキテクチャ DWH からビッグデータ さらにビジネスインテリジェンス (BI) というように データ活用のステージが変化してきている この流れの中で求められているデータアーキテクチャの方向性として Syncsort の日本法人であるシンクソート ジャパン 代表の

... 同社主要製品群を見ていこう。 1. DMExpressを代表とするデータ統合 「DMExpress(以 下、DMX)」は 高 速 デ ー タ 処 理 を 実 現 す る ツ ー ル で あ り、GUI(グ ラ フ ィ カ ル ユ ー ザ ー インタフェース)ベースでジョブ設定が簡単に完了する。一般的にはBIツールを利用する際、DWH内に、分析用に ...

5

リサーチ ダイジェスト KR-046 日本における STAMP/STPA への取り組みと鉄道システムへの適用に関する調査研究 日本大学理工学部応用情報工学科教授高橋聖 1. はじめに 鉄道システム 特に列車制御システムには高い安全性が求められている 列車制御システムにはコンピュータが用いられており

リサーチ ダイジェスト KR-046 日本における STAMP/STPA への取り組みと鉄道システムへの適用に関する調査研究 日本大学理工学部応用情報工学科教授高橋聖 1. はじめに 鉄道システム 特に列車制御システムには高い安全性が求められている 列車制御システムにはコンピュータが用いられており

... 章および第 2 章は、STAMP 解説と STPA 手順が書かれている。これら解説は日本 STAMP/STPA エキスパートにより書かれており、少ない紙面にもかかわらず、わかりやすい解説 がなされている。特に STPA を実施するため手順、すなわち、Step0 準備 1:アクシデント、ハザー ...

5

アーキテクチャ

アーキテクチャ

... – データは128ビット(MD5),160ビット(SHA1)など広 い ID空間ランダムなキーに割当てられる – 距離に基づきキーをノードIDに割当てる • データをLOOKUPするとき,そのデータが割当て られているノードを返す ...

21

一部臨時列車の運休について

一部臨時列車の運休について

... ※これに伴い、定期列車「きのさき3号(京都~福知山) 」については運休としておりましたが、通常通り運転します ○天橋立・福知山→京都方面 列 車 名 天橋立 福知山(発) 京 都 運休する日 停 車 駅 はしだて 98 号 15:49 16:44 18:08 5/2~6 天橋立・宮津・大江・福知山 ...

7

Show all 10000 documents...

関連した話題