PFアーキテクチャ設計
rcp-add-01:アーキテクチャ設計書
... 載します。 この文書の目的、利用対象 を説明します。 本書はWeb注文管理システムのアーキテクチャ（全体の構 造、共通メカニズム、その他、設計・実装上の制約等）を説 明しています。 ...
18
RIETI - コーディネーション・システムとしての製品アーキテクチャ
... それにはまず、システムとは何か、という認識を共有しておく必要がある。 本稿では、異なる機能を分担する多数の構成要素や部品から構成され、しかもそれらの 要素間・部品間の動作のコーディネーションが、全体のパフォーマンスに重要な役割を果 たす組織や製品を、 「システム」と呼ぶ。その意味で、既に述べたように、製品設計チー ムや企業組織、それぞれが部品生産・組立・販売を担当する企業グループ、産学官のネッ ...
31
IA-32 インテル® アーキテクチャ・ソフトウェア・デベロッパーズ・マニュアル
... ® アーキテクチャ・ソフトウェア・デベロッパーズ・マニュアル 上巻：基本アーキテクチャ 3-14 セグメント・レジスタはそれぞれ、コード、データ、またはスタックのいずれかの記 憶領域に対応付けられる。例えば、 CS レジスタには、実行中の命令を格納するコー ド・セグメント用のセグメント・セレクタが格納される。プロセッサは、CS レジスタ 内のセグメント・セレクタと EIP ...
500
Oracle Identity Managementの概要およびアーキテクチャ
... ID 管理の概念 この項では、ID 管理の基本的概念について説明します。 Application Security と ID 管理の統合 この項では、Oracle Identity Management と統合された典型的アプリケーションの 管理者に、設計に必要な概要を提供します。様々な Oracle Identity Management コ ンポーネントとサービスのロールを理解するためのフレームワーク、および企業 ...
13
ホワイトペーパー NVIDIA の次世代型 CUDA TM コンピュート アーキテクチャ Kepler TM GK110 史上最速 最高効率の HPC アーキテクチャ V1.0
... に供給し続けるかでした。Fermi アーキテクチャでは、 個別ストリームから 16 個のカーネルを起動できる並列性が確保されていましたが、最終的 にはこれらのストリームはすべてひとつのハードウェア・ワークキューへと集約されていま した。このため、現行ストリーム内の依存性のあるカーネルを全て完了してからでないと、 別ストリーム内の新規カーネルが実行できないといった、本来必要でないストリーム間の依 ...
24
AWS によるマイクロソフトアーキテクチャの最適化
... まとめ • AWS は、マイクロソフトアーキテクチャに最適化された幅広いス ケーラブルなサービスを提供 • AWS クイックスタートリファレンスでは、セキュリティと可用性 に関するベストプラクティスにしたがってActive Directoryや SQL Serverなどのワークロードをデプロイ可能 ...
56
目次 はじめに アーキテクチャの比較
... クライアント/サーバー ネットワーク クライアント/サーバー ネットワークは、ピア ツー ピア ネットワークでの信頼性、セキュリティ、および 管理上の制約を克服するために設計されたものです。クライアント/サーバー アプローチでは、ネッ トワーク接続された多数のクライアントのデータ アクセスおよびシステム管理を中央のサーバーで 管理するという考え方が取り入れられました。サーバーは、図 2 のような専用コンピュータにすること ...
12
MIPSのマルチサイクル マイクロアーキテクチャ
... 制御回路の内部構成 • メインコントローラは有限状態マシン（FSM) • ALUデコーダは以前と同じ では、制御回路はどうなるでしょう？シングルサイクル版と違って、有限状 態マシン（Finite State Machine)になります。これは同期式順序回路で、計 算機基礎で設計法を勉強したもので、状態遷移によって制御を行っていきま す。FSMは状態遷移図を描いてしまえば、システマチックに設計ができます。 ...
55
IA-32 インテル® アーキテクチャ・ソフトウェア・デベロッパーズ・マニュアル
... メモリ順序違反を検出したとき、パフォーマンスの面で厳しい制限を受ける。 PAUSE 命令は、コード・シーケンスが spin-wait ループになっているプロセッサにヒントを 提供する。プロセッサはこのヒントを使用して、大抵の状況におけるメモリ順序違反 を回避する。これにより、プロセッサのパフォーマンスは大幅に向上する。こうした 理由により、 PAUSE 命令をすべての spin-wait ループに配置することが推奨される。 PAUSE ...
432
共通マイクロアーキテクチャ 富士通はプロセッサー設計に共通マイクロアーキテクチャを導入し メインフレーム UNIX サーバーおよびスーパーコンピューターそれぞれの要件を満たすプロセッサーの継続的かつ効率的な開発を容易にしている また この取り組みにより それぞれの固有要件を共通機能として取り込むこと
... • IDCは、富士通の共通マイクロアーキテクチャが、将来に渡りメインフレーム、UNIX サーバー、およびスーパーコンピューター製品群を強化するだけでなく、IoT、認知分 析、そしてその他の今後発生する次世代IT領域における新たな課題を満たすために 拡張するとみている。 ...
10
RIETI - アーキテクチャの比較優位に関する一考察
... ターフェースで自在につなぎ、累積的にシステムを発展させる「オープン・モジュラー・ アーキテクチャ」という設計思想を特徴としていた。そして、こうした設計思想の製品に おける競争のダイナミックスは、製品単体の「まとまりの良さ」で勝負する「インテグラ ル（擦り合わせ）型」の製品とは大いに異なることが分かってきた。こうした経済状況の ...
25
WindowsでのOracle Database 11gアーキテクチャ
... Windows 上で多数のデータベース接続ユーザーをサポートするために、多くの活 動が実施されてきました。Oracle7 バージョン 7.2 の時代に、すでに本番環境で Windows NT 上の単一データベース・インスタンスへの同時接続が 1,000 を超える 顧客がいました。時が経過するにつれユーザー数は増加し、2,000 を優に上回る ユーザーが本番環境の単一ノード上の単一データベース・インスタンスに同時接 ...
13
智美塾 ゆもつよメソッドのアーキテクチャ
... テストアーキテクチャ設計の アウトプット テストタイプ、テストカテゴリ 仕様項目（テスト条件） テスト設計方針 主なテストケース条件 機能テスト 入力 ・設定のチェック（自動ON/OFF,更新 ...
9
Amazon Aurora for PostgreSQL アーキテクチャ・特長と移行
... DynamoDB, Amazon SWF, Amazon Route 53 といった 他のAWS のサービスを管理・ 監視のために利用 Amazon RDS プラットフォームを利用し、 マネージドサービスとして実現。運用・管理 機能をオフロード Amazon DynamoDB Amazon SWF Amazon Route 53 Logging + Storage[r] ...
51
SoC FPGA 選定におけるアーキテクチャの重要性
... ARM アーキテクチャ用の最先端マルチコア・デバッガと FPGA に含まれるロジック に適応させる機能を組み合わせることにより、標準 DS-5 ユーザー・インタフェース を介して、チップ全体に対するかつてないレベルの可視性とコントロールをエンベ デッド・ソフトウェア開発者にもたらします。機能および性能の強化により、Stratix 10 SoC FPGA を含め、アルテラの将来のシリコン・ロードマップにまで FPGA 対応デ ...
47
システムLSIとアーキテクチャ技術 （part II：オンチップ並列 アーキテクチャ）
... 12.. では、DRAMをまとめましょう。クロックの両エッジを使ったDDR－SDRAMは 、よりクロック周波数を高めて動作電圧を下げたDDR2に置き換わり、さらに DDR-3が現在もっとも良く使われます。これは800MHzの両エッジでデータの 転送を行います。さらにこの上の版であるDDR-4が登場しています。一方、 DRAMチップを三次元的に積層したHMC（Hybrid[r] ...
38
IA-32 インテル(R) アーキテクチャ・ソフトウェア・ デベロッパーズ・マニュアル、上巻：基本アーキテクチャ
... IA-32 アーキテクチャのメインストリームに組み込まれるようになった。これらの機能は、 急速な伸びを見せているバッテリ駆動のノートブック型 PC 市場向けとして、Intel386 SL と Intel486 SL の両プロセッサ用に開発されたものである。この機能の 1 つである新しいシステム・マネージメ ント・モードは、自身の専用割込みピンでトリガされ、これによって、PC 内の各種サブシステムの ...
418
アーキテクチャ
... まとめ • ソフトウェアアーキテクチャ＝ソフトウェアの論理的な構成 • システムアーキテクチャ＝コンポーネントがどのように異な るマシンに配置されるか • アーキテクチャのスタイル ...
21
システムLSIとアーキテクチャ技術 （part II：オンチップ並列 アーキテクチャ）
... 32人で1つの椅子を争う VS.. ブロックサイズと ミスの割合 Hennessy & Patterson Computer Architectureより.. ブロックサイズと 平均アクセス時間 Hennessy & Patterson Computer Architectureより.. と番号を付ける L2・L3キャッシュの 局所ミス率は L1[r] ...
34
システムLSIとアーキテクチャ技術 （part II：オンチップ並列 アーキテクチャ）
... このグラフは、キャッシュの原因を分類したもので、横軸にキャッシュ容量、縦 軸にミス率を取っています。1-way(ダイレクトマップ）、2-way…とウェイ数が増 えていくにつれ、競合ミスが減っていきます。ウェイ数を無限に増やしても減 らすことができない部分が容量ミスになります。初期化ミスは下のほうに見える 非常に細い筋です。下のグラフは上のグラフと同じデータですが、ミス率[r] ...
34