Intel マイクロアーキテクチャ
MIPSのマイクロアーキテクチャ
... 20.. ALUで分岐先を計算させるとしましょう。Eステージの後のMステージでPCが更新さ れ、次のクロックからそれに従ってフェッチされます。これだ3クロック分次の命令の始 まりが遅れ、パイプラインの性能計算の式に基づくと、分岐系の命令が合わせて 25％と仮定すると、CPI=1が1.75になってしまいます。これはちょっとダメージが大き いです。 21.. Fステージでは[r] ...
37
発表者紹介 名前 谷所基行 ( たにしょもとゆき ) 自画像 画数 8[ 画 ] 描画時間 5[s] 仕事 スイッチ装置アーキテクチャ検討 ASSP ドライバー開発 NPU マイクロコード開発 測定器ファームウェア開発 (SDT) その他 ときどき ハッカソンに参加 1
... 設計資産が他のスイッチデバイスへ流用できない RTL FPGA NPU マイクロコード C/C++ CPU ソフトウェア ネットリスト 独自アセンブラ/C ハードウェアに近い コーディング ファームウェア 専用コンパイラ 合成 配置配線 GCC/LLVM 各々のアーキテクチャの理解 各々の言語知識 各々の開発環境の知識 パケット処理の仕様書 HW記述言語... あるべき[r] ...
24
IA-32 インテル® アーキテクチャ・ソフトウェア・デベロッパーズ・マニュアル
... ® アーキテクチャ・ソフトウェア・デベロッパーズ・マニュアル 上巻：基本アーキテクチャ 3-14 セグメント・レジスタはそれぞれ、コード、データ、またはスタックのいずれかの記 憶領域に対応付けられる。例えば、 CS レジスタには、実行中の命令を格納するコー ド・セグメント用のセグメント・セレクタが格納される。プロセッサは、CS レジスタ 内のセグメント・セレクタと EIP ...
500
Oracle Identity Managementの概要およびアーキテクチャ
... 同様に、データベース・セキュリティ機能（Enterprise User および Oracle Label Security）では、Oracle Internet Directory で定義されるユーザーとロールの手段が提 供されます。これらの 2 つのプラットフォームによって、プラットフォームそれ ぞれのネイティブ・セキュリティ機能を使ったアプリケーションを容易に開発[r] ...
13
RIETI - コーディネーション・システムとしての製品アーキテクチャ
... を介して、ユーザーの命令が、機械・電子部品に伝達・処理されるのである。 5 アーキテクチャ 5.1 ユーザーと機械のインターフェース ところで、ユーザーは文脈型に行動し、製品システムを機能（これも、文脈型の認識パ ターンを製品種類に応じて定義しなおしたものでしかない) を介して操作しようとする。 しかし、製品システムは論理的・物理的・電子的に制御されるから、機能という概念を通 じた（文脈型言語で定義された) ...
31
AWS によるマイクロソフトアーキテクチャの最適化
... まとめ • AWS は、マイクロソフトアーキテクチャに最適化された幅広いス ケーラブルなサービスを提供 • AWS クイックスタートリファレンスでは、セキュリティと可用性 に関するベストプラクティスにしたがってActive Directoryや SQL Serverなどのワークロードをデプロイ可能 ...
56
目次 はじめに アーキテクチャの比較
... はじめに 本書は、データベース .アプリケーションをピア .ツー .ピア .ネットワークからクライアント/サー バーに移行することを検討している業務を対象としています。Pervasive .には双方のネットワー クに適した製品、つまり、小規模のピア .ツー .ピア向けの .Workgroup .とクライアント/サーバー 向けの .Server .とがあります。どちらのデータベース .エンジンでも、基礎となる同じテクノロ ...
12
2.1 インテル マイクロアーキテクチャー Haswell インテル マイクロアーキテクチャー Haswell は インテル マイクロアーキテクチャー Sandy Bridge とインテル マイクロアーキテクチャー Ivy Bridge の成功を受けて開発された この新しいマイクロアーキテクチャーの
... Core™ マイクロアーキテクチャー・ベースのプロセッサー、拡張版インテル ® Core™ マイクロアーキテクチャー、イ ンテル ® マイクロアーキテクチャー Nehalem ✝ ）におけるソフトウェア最適化に関連するプロセッサーの機能について概説する。 これらの機能には、以下のものが含まれる。 • ...
6
ホワイトペーパー NVIDIA の次世代型 CUDA TM コンピュート アーキテクチャ Kepler TM GK110 史上最速 最高効率の HPC アーキテクチャ V1.0
... に供給し続けるかでした。Fermi アーキテクチャでは、 個別ストリームから 16 個のカーネルを起動できる並列性が確保されていましたが、最終的 にはこれらのストリームはすべてひとつのハードウェア・ワークキューへと集約されていま した。このため、現行ストリーム内の依存性のあるカーネルを全て完了してからでないと、 別ストリーム内の新規カーネルが実行できないといった、本来必要でないストリーム間の依 ...
24
セキュアＶＭの アーキテクチャ概要
... BitVisorの構成 ATAホストコントローラ （IDE） USBホストコントローラ （UHCI, EHCI） NIC （Intel Pro100など） ストレージ 暗号化 (AES-XTS) ID管理 IPsec ハードウェア VMM.. ゲストOS ATAドライバ USBドライバ NICドライバ[r] ...
26
実際 計画中の 京 の後継機となるスーパーコンピューターに ARMv8 命令セットアーキテクチャ (ISA) を採用するという富士通の最近の発表を見ると 富士通が SPARC に固執しているわけではないことが分かる 重要な点は 富士通の共通マイクロアーキテクチャモデルの適応性であり 異なる技術要件に
... 富士通の共通マイクロアーキテクチャが、 IT 部門とビジネス部門の双方のプラットフォーム要件を満 たすことができると IDC では考えている。富士通の共通マイクロアーキテクチャは、IT 部門とビジネ ス部門のアプリケーションにまたがる従来のクライアント／サーバー上でその能力を実証し、メイン フレーム、 UNIX サーバー、スーパーコンピューター上の広範囲の第 2 ...
12
IA-32 インテル® アーキテクチャ・ソフトウェア・デベロッパーズ・マニュアル
... メモリ順序違反を検出したとき、パフォーマンスの面で厳しい制限を受ける。 PAUSE 命令は、コード・シーケンスが spin-wait ループになっているプロセッサにヒントを 提供する。プロセッサはこのヒントを使用して、大抵の状況におけるメモリ順序違反 を回避する。これにより、プロセッサのパフォーマンスは大幅に向上する。こうした 理由により、 PAUSE 命令をすべての spin-wait ループに配置することが推奨される。 PAUSE ...
432
RIETI - アーキテクチャの比較優位に関する一考察
... 年代米国経済がデジタル財や新金融製品など「オープン・モジュラー・ アーキテクチャ」の財を発展のベースとしたのに対して、一般には不振と言われた 90 年代 の日本企業も、自動車や超小型電子製品や精密機器など、「インテグラル（擦り合わせ）ア ーキテクチャ」の製品では、概ね「もの造り現場の競争力」を維持してきたことが明らか になった（ただし収益力は必ずしも伴わなかったが）。またその背景には、トヨタ自動車な ど一部の日本企業が ...
25
WindowsでのOracle Database 11gアーキテクチャ
... Windows 上で多数のデータベース接続ユーザーをサポートするために、多くの活 動が実施されてきました。Oracle7 バージョン 7.2 の時代に、すでに本番環境で Windows NT 上の単一データベース・インスタンスへの同時接続が 1,000 を超える 顧客がいました。時が経過するにつれユーザー数は増加し、2,000 を優に上回る ユーザーが本番環境の単一ノード上の単一データベース・インスタンスに同時接 ...
13
智美塾 ゆもつよメソッドのアーキテクチャ
... テストアーキテクチャ設計の アウトプット テストタイプ、テストカテゴリ 仕様項目（テスト条件） テスト設計方針 主なテストケース条件 機能テスト 入力 ・設定のチェック（自動ON/OFF,更新 ...
9
Amazon Aurora for PostgreSQL アーキテクチャ・特長と移行
... DynamoDB, Amazon SWF, Amazon Route 53 といった 他のAWS のサービスを管理・ 監視のために利用 Amazon RDS プラットフォームを利用し、 マネージドサービスとして実現。運用・管理 機能をオフロード Amazon DynamoDB Amazon SWF Amazon Route 53 Logging + Storage[r] ...
51
SoC FPGA 選定におけるアーキテクチャの重要性
... WP-01202-1.0 ホワイトペーパー © 2013 Altera Corporation. All rights reserved. ALTERA, ARRIA, CYCLONE, ENPIRION, HARDCOPY, MAX, MEGACORE, NIOS, QUARTUS and STRATIX words and logos are trademarks of Altera Corporation and ...
47
MIPSのマルチサイクル マイクロアーキテクチャ
... `define BRANCH `SN'b1<<`BRANCH_B `define ADDIEX `SN'b1<<`ADDIEX_B `define ADDIWB `SN'b1<<`ADDIWB_B `define JUMP `SN'b1<<`JUMP_B …. reg [`SN-1:0] stat;[r] ...
55
IA-32 インテル(R) アーキテクチャ・ソフトウェア・ デベロッパーズ・マニュアル、上巻：基本アーキテクチャ
... NetBurst マイクロアーキテクチャのクリティカルな実行ループを示 す。この構造は、図 2-1. に示したP6 マイクロアーキテクチャの実行ループより簡単である。 実行トレース・キャッシュとトランスレーション・エンジンは、協調する分岐予測ハードウェアを 持つ。分岐ターゲットは、分岐ターゲット・バッファ (BTB) を使用して、リニア・アドレスに基づ ...
418
プロセッサ・アーキテクチャ
... II アーキテクチャは、独立した命令バスとデータ・バスをサポート しているため、Harvardアーキテクチャに分類されます。 命令バスとデー タ・バ ス は と も に、Avalon-MM イ ン タ フ ェ ー ス 仕 様 に 準 拠 す る Avalon-MM マスタ・ポートとして実装されます。 データ・マスタ・ポー トは、メモリ・コンポーネントとペリフェラル・コンポーネントの両方 ...
24