Extreamプロセッサを採用
「FPGAを用いたプロセッサ検証システムの製作」
... 例えば演算を実行するときの問題を考える。加算命令の次の命令がその加算結果に対するシフ トであった場合、データが間に合わずハザードが起きる。前の加算命令がフェッチされたとき、 次のシフト命令はまだメモリの中である。次のクロックでは加算命令が ID ステージへと進み、 演算に必要なオペランドをレジスタファイルから読み出す。シフト命令は IF ステージで読み出 される。次のクロックでは、加算命令が ...
33
仮想化権利のみの違い Standard エディションでは 2 つの仮想インスタンスを実行でき Datacenter エディショ ンでは無制限の仮想インスタンスを実行できます プロセッサベースの一貫したライセンスモデル サー バーあたり最大 2 基の物理プロセッサを対象とします Essentials
... 製品の概要 Windows Server 2012 R2 は、エンタープライズ クラスのサー バーおよびクラウド プラットフォームを提供するグローバル スケー ルのクラウド サービスに関するマイクロソフトの実績の集大成で、 最も重要なワークロード用にパフォーマンスを最適化することが できるだけでなく、サービス停止に対する堅牢な復旧オプション も備えています。Windows Server 2012 R2 ...
13
Vivado Design Suite ユーザー ガイド : エンベデッド プロセッサ ハードウェア デザイン (UG898)
... Zynq-7000 AP SoC では、Vivado IP インテグレーターを使用して、XML 形式のアプリケーションでハー ドウェア プラットフォーム情報をほかのデータ ファイルと共に取り込みます。これらの情報がソフトウェア デザイン ツールで使用され、ボード サポート パッケージ ライブラリが作成およびコンフィギュレーション され、コンパイラ オプションが推論され、プロセッシング ...
109
Vivado Design Suite ユーザー ガイド: エンベデッド プロセッサ ハードウェア デザイン (UG898)
... ん。 一定の製品は、 ザ イ リ ン ク ス の限定的保証の諸条件に従 う こ と と な る ので、 https://japan.xilinx.com/legal.htm#tos で見 ら れ る ザ イ リ ン ク ス の販売条件を参照 し て く だ さ い。 IP コ アは、 ザ イ リ ン ク ス が貴殿ま たは貴社に付与 し た ラ イ セン ス に含まれ る保証 と 補 助的条件に従 う こ と にな り ...
157
NANDフラッシュ・コントローラ、ハード・プロセッサ・システム（HPS）のテクニカル・リファレンス・マニュアル（TRM）
... 以下のように MAP10 コマンドを使用します。 ■ MAP10 コマンドは、消去、コピー・バック、ロック、またはロック解除など、デ バイスにコマンドを発行するために使用されます。 ■ また、MAP10 パイプライン・コマンドは、デバイス・ブロック境界内部のフラッ シュ・デバイスから連続した複数のページを読み出すためまたは書き込むために 使用されます。ホストは MAP10 ...
36
AM571x Sitaraプロセッサシリコン・リビジョン2.0 datasheet (Rev. G)
... Neon™拡張機能を持つシングルコアのArm Cortex-A15 RISC CPUと、TI C66x VLIW浮動小数点DSPコアによ り、プログラムが可能です。Armプロセッサにより、開発者は制御機能と、DSPおよびコプロセッサ上でプログラムさ れるビジョン・アルゴリズムとを分離して、システム・ソフトウェアの複雑性を低減できます。 さらに、TIはArmおよびC66x ...
398
Niosエンベデッド・プロセッサ プログラマ・リファレンス・マニュアル ver.1.1 Mar01
... 制御をトラップ・ハンドラ番号 IMM6 に渡します。 トラップ・ハンドラのアドレ スは、メモリ・アドレス VECBASE (VECBASE は設定可能 ) で開始するベクタ・ テーブルから読み込まれます。 32 ビット値は、ワード・アラインされたアドレ スからフェッチされます (VECBASE + IMM6 x 4)。 フェッチした値は 2 で乗算さ れて PC に転送されます。 TRAP ...
116
インテル(R) Itanium(R) 2 プロセッサ・ハードウェア・デベロッパーズ・マニュアル
... ) を使用して動作す る。ソース・シンクロナス・ラッチ・プロトコル ( 図 3-2 を参照 ) は、ストローブ信号を使って データの送信とラッチを行い、妥当な信号フライト時間で非常に高い転送速度が得られる。デー タバス以外のシステムバスは、常にコモン・クロック・ラッチ・プロトコルを使用する。 ソース・シンクロナス・ラッチ・プロトコルは、コモン・クロック・プロトコルの ...
82
Vivado Design Suite ユーザー ガイド: エンベデッド プロセッサ ハードウェア デザイン (UG898)
... レース を生成 し ます。 こ れに よ り 、 ETM で生成 さ れ る ト レース データ量を削減で き ます。 ウ ェ イ ポ イ ン ト は、 例外な ど、 プ ロ グ ラ ム フ ローま たは イベン ト の変化です。 ト レース ツールでは、 ウ ェ イ ポ イ ン ト を使用 し て、 プ ロ グ ラ ム実行フ ローを追跡 し ます。 イ ンプ リ メ ン テーシ ...
156
システム必要条件--HP-UX（Itaniumプロセッサファミリアーキテクチャ）版SAS Foundation
... 本書は、発行元である SAS Institute, Inc.の事前の書面による承諾なく、この出版物の全部あるいは一部を、 電子データ、印刷、コピー、その他のいかなる形態または方法によって、複製、転送、または検索システム に保存することは禁止されています。これらの説明書は著作権により保護されています。 著作権保護を受ける本書の使用の範囲は制限されています。許される使用の範囲とは、使用者のシステムに ...
78
ＴＩのSitaraプロセッサ上のEtherNet/IP
... EtherNet/IP を Sitara プロセッサに統合する場合、 PRU は MAC 学習、ストーム防止、 パケット 統計などの機能を含む基本的なイーサネット・スイッチ・プロトコルを実装します。各 PRU を構成 している 2 つのリアルタイム・コアは、それぞれが独立して 2 つの物理ポートを制御します。図 に示すように、各 PRU コアが 1 組の ...
13
HP-UX（Itaniumプロセッサファミリアーキテクチャ）版SAS 9.1.3 使用上の注意点
... Service Pack 4 では、elssrv および sasauth にメンテナンスが必要であり、これらのファイルのみが 新しいディレクトリに送られることに注意してください。以前のバージョンの UNIX Foundation イ ンストーラのように、インストール後の処理において rootuid パスワードを使用することにより、通 常のインストール後の処理の一部としてユーザー認証を校正することもできます。 ...
7
ハード・プロセッサ・システム (HPS)のテクニカル・リファランス・マニュアル (TRM) 、第12章：クワッドSPIフラッシュ・コントローラ
... バースト を直ちに要求します。 それ以外の場合、DMA のペリフェラル・リクエスト・コント ローラーは、SRAM フィル・レベルが次のバースト・リクエストを引き起こすために 再びウォーターマーク・レベルを超えるまで待ちます。ウォーターマーク・レベル がトリガされると、全体のトランザクションを完了するために、第 3 および第 4 の バースト・リクエストを実行するための ...
22
ハード・プロセッサ・システム(HPS)のテクニカル・リファレンス・マニュアル (TRM)、第11章：SD/MMC コントローラ
... cardthrctl を設定し、cardrdthren ビットを 1 に設定する必要があります。コントロー ラで指定されたこの追加情報は、RX FIFO バッファに使用できるカード・コントロー ラがリード・スレッショルドに等しいスペースがある場合のみ、リード・コマンド を送信することを保証します。これにより、カード・クロックはデータのブロック ...
88
１ 採用職種・受験資格及び採用予定人員
... ② 受験票（電子申請・届出サービスにアップロードされていた受験票ファイルをダ ウンロードして、印刷（カラー・白黒どちらでも可）してください。 ） ③ 面接質問参考票（電子申請・届出サービスにアップロードされていた面接質問参 考票ファイルをダウンロードして必要事項を記入してください。 （手 書き、プリンター印字どちらでも可） ） ...
7
IEC 準拠のソフトPLCを採用したオープンCNC
... ・アラームヒストリーの確認 ・ロボットプログラムの編集 ・ロボット基本操作 NCとロボットを業界標準の通信インターフェースで接続し,ロボットの状態を 工作機械とロボットの状態をCNCの画面で統合してモニタ ...
35
アドバンストサーバ「HA8000シリーズ」において最新テクノロジーを採用しシステム性能を強化
... HDD を搭載する RAID モデルにおいては、主力となるディスクインタフェー ス規格を従来のパラレルインタフェース仕様の SCSI から、シリアルインタフェース仕様の SAS(*2)、SATAⅡ (*3)に移行し、データ転送をより高速化するとともに内蔵 HDD の大容量化を図りました。 ...
7
I2Cコントローラ、ハード・プロセッサ・システム（HPS）のテクニカル・リファレンス・マニュアル（TRM）
... 的な読み出しを実行することを推奨します。ビット 5（R_RD_REQ）が 1 に設定され た IC_RAW_INTR_STAT の読み出しは、この項で参照される RD_REQ 割り込みと同等の ものとして扱われなければなりません。† RD_REQ 割り込みはリード・リクエストに応じて発生し、割り込みサービス処理ルー チン（ISR）を終了するとき割り込みと同様にクリアする必要があります。 ISR ...
26
インテル(R) Itanium(R) 2 プロセッサ・リファレンス・マニュアル：ソフトウェアの開発と最適化
... 6.6.2 L1D ストア L1D はライトスルー・キャッシュであるため、すべてのストア要求は L2 キャッシュに渡される。 ストアは、L1D ミスになっても L1D に影響を与えない。ただし、ストアがヒットした場合は、 L1D は、その後のロードが新しいデータを参照できるように、データ配列を更新しなければなら ない。この処理のために、ストア・データがレジスタから読み出され、L1D ...
190
USB 2.0 OTGコントローラ、ハード・プロセッサ・システム（HPS）のテクニカル・リファレンス・マニュアル（TRM）
... ECC をサポートします。 Management Register Group （eccgrp）で USB0 また は USB1 の RAM ECC イネーブル・レジスタ（usb0 または usb1）に RAM ECC イネーブ ル（en）ビットを設定することにより、ECC がシステム・マネージャを使用して有 効にすることができます。各 USB インスタンス内のシングル・ビットおよびダブ ...
18