Duoプロセッサを採用
１ 採用職種・受験資格及び採用予定人員
... ② 受験票（電子申請・届出サービスにアップロードされていた受験票ファイルをダ ウンロードして、印刷（カラー・白黒どちらでも可）してください。 ） ③ 面接質問参考票（電子申請・届出サービスにアップロードされていた面接質問参 考票ファイルをダウンロードして必要事項を記入してください。 （手 書き、プリンター印字どちらでも可） ） ...
7
Vivado Design Suite ユーザー ガイド : エンベデッド プロセッサ ハードウェア デザイン (UG898)
... Applications: http://www.xilinx.com/warranty.htm#critapps . ©Copyright 2013 Xilinx, Inc. Xilinx, the Xilinx logo, Artix, ISE, Kintex, Spartan, Virtex, Zynq, Vivado and other designated brands included herein are ...
109
Vivado Design Suite ユーザー ガイド: エンベデッド プロセッサ ハードウェア デザイン (UG898)
... ト を行 う も の と し ます。 セーフ テ ィ 設計な し にセーフ テ ィ アプ リ ケーシ ョ ンで製品 を使用する リ ス ク はすべて顧客が負い、 製品の責任の制限を規定す る 適用法令お よ び規則にのみ従 う も の と し ます。 © Copyright 2013-2016 Xilinx, ...
157
Vivado Design Suite ユーザー ガイド: エンベデッド プロセッサ ハードウェア デザイン (UG898)
... パス を指定 し ます。 ヒ ン ト : デザ イ ンに複数のエンベデ ッ ド プ ロ セ ッ サが含まれる場合、 UpdateMEM コ マン ド で複数プ ロ セ ッ サを指定 で き ます。 こ の場合、 -data および -proc オプシ ョ ン をペアで指定する必要があ り 、 最初の -data オプシ ョ ンは 最初の -proc 引数に適用 さ れます。 ただ し、 ...
156
仮想化権利のみの違い Standard エディションでは 2 つの仮想インスタンスを実行でき Datacenter エディショ ンでは無制限の仮想インスタンスを実行できます プロセッサベースの一貫したライセンスモデル サー バーあたり最大 2 基の物理プロセッサを対象とします Essentials
... OSE を追加および移動できる柔軟性があります。高度な仮想化が必要ない サーバーの場合、Windows Server Standard エディションが最適です。この場合、ライセンスあたり 2 つのインスタンスが提供され、複 数のライセンスを単一のサーバーに割り当てて、そのサーバー上で実行できる仮想 OSE の密度を増やすことができます。Windows Server Standard ...OSE ...
13
NANDフラッシュ・コントローラ、ハード・プロセッサ・システム（HPS）のテクニカル・リファレンス・マニュアル（TRM）
... 以下のように MAP10 コマンドを使用します。 ■ MAP10 コマンドは、消去、コピー・バック、ロック、またはロック解除など、デ バイスにコマンドを発行するために使用されます。 ■ また、MAP10 パイプライン・コマンドは、デバイス・ブロック境界内部のフラッ シュ・デバイスから連続した複数のページを読み出すためまたは書き込むために 使用されます。ホストは MAP10 ...
36
インテル(R) Itanium(R) 2 プロセッサ・ハードウェア・デベロッパーズ・マニュアル
... ) を使用して動作す る。ソース・シンクロナス・ラッチ・プロトコル ( 図 3-2 を参照 ) は、ストローブ信号を使って データの送信とラッチを行い、妥当な信号フライト時間で非常に高い転送速度が得られる。デー タバス以外のシステムバスは、常にコモン・クロック・ラッチ・プロトコルを使用する。 ソース・シンクロナス・ラッチ・プロトコルは、コモン・クロック・プロトコルの ...
82
ＴＩのSitaraプロセッサ上のEtherNet/IP
... 図 1：DeviceNet、CompoNet、および ControlNet は、Ether Net/IP と同じCIP アプリケーション層を共有 EtherNet/IP is a member of a family of network protocols that implements the Common Industrial Protocol (CIP) at its upper layers. ...
13
Niosエンベデッド・プロセッサ プログラマ・リファレンス・マニュアル ver.1.1 Mar01
... SAVE 命令がレジスタ・ウィンドウのアンダフロー例外を発生すると、例 外処理サブルーチンに制御を渡す前に CWP が 1 回だけ減算されます。 アンダフロー例外ハンドラからは、CWP = LO_LIMIT - 1 が見えます。レ ジスタ・ウィンドウのアンダフロー例外の、例外番号は 1 です。したがっ て、インタラプトがディセーブル (IE=0) になっている場合、あるいは IPRI 値が 1 ...
116
システム要件 ウイルスバスタービジネスセキュリティサービス 6.5 Windows 用クライアント CPU x86 アーキテクチャの Intel Pentium4 プロセッサまたは互換プロセッサ x64 アーキテクチャのプロセッサ (AMD64 および EM64T に対応 IA64(Itanium
... ※上記すべての OS の Server 版にも対応 ※特に断りのない限り、最新バージョン含め 5 世代のバージョンをサポートします。新バージョ ンがリリースされた際には、順次検証を実施し、サポート対象となります。その際、サポート 対象にできない状況がある場合には、別途情報を記載します。 ...
5
ハード・プロセッサ・システム (HPS)のテクニカル・リファランス・マニュアル (TRM) 、第12章：クワッドSPIフラッシュ・コントローラ
... また、SRAM に多くのデータを書き込むタイミングを制御するために、sramfill レ ジスタ内のプロセッサは SRAM のフィル・レベルを使用することができます。 また、indwrwater レジスタで SRAM のフィル・レベルのウォーターマークを設定す ることができます。SRAM のフィル・レベルがウォーターマーク・レベル以下にある ...
22
ハード・プロセッサ・システム(HPS)のテクニカル・リファレンス・マニュアル (TRM)、第11章：SD/MMC コントローラ
... CRC ステータ・ススタート・ビットがデータ・ブロックの終了後に 2 クロック・ サイクルで受信されない場合、CRC ステータス SBE は rintsts レジスタに ebe ビットを設定し、データ転送が終了したことにより、BIU に通知されます。 send_auto_stopビットはcmdレジスタが1に設定されている場合、 SD/SDIO STOPコ ...
88
USB 2.0 OTGコントローラ、ハード・プロセッサ・システム（HPS）のテクニカル・リファレンス・マニュアル（TRM）
... AIU を接続します。デバイス・モードでは、単一の FIFO バッファが IN エ ンドポイントごとに実装されています。ホスト・モードでは、単一の FIFO バッファ は、すべての周期（アイソクロナスおよび割り込み）の OUT エンドポイントのため にデータを格納します。そして、単一の FIFO バッファは、非周期（コントロールお よびバルク）の OUT ...
18
HP-UX（Itaniumプロセッサファミリアーキテクチャ）版SAS 9.1.3 使用上の注意点
... 回避するには、ATI Rage XL ビデオドライバのバージョンを 5.0.2195.5022 以降に更新してください。 SAS Note SN-012187 に、この問題が記載されています。 クライアント層（ Client Media 使用） ATI Rage XL ビデオドライバの使用時に、Java ベースのプロダクトで問題が発生する ATI Rage XL ビデオドライバの使用時に、Java ...
7
I2Cコントローラ、ハード・プロセッサ・システム（HPS）のテクニカル・リファレンス・マニュアル（TRM）
... クロックの同期化 2 つ以上のマスタが同時にバスの情報を転送しようとすると、SCL クロックをアービ トレーションして同期する必要があります。すべてのマスタは、メッセージを転送 するために独自のクロックを生成します。データは、SCL クロックの High 期間中で のみ有効です。クロック同期化は、SCL 信号にワイヤ AND 接続を使用して実行され ます。マスタが ...
26
AM571x Sitaraプロセッサシリコン・リビジョン2.0 datasheet (Rev. G)
... Neon™拡張機能を持つシングルコアのArm Cortex-A15 RISC CPUと、TI C66x VLIW浮動小数点DSPコアによ り、プログラムが可能です。Armプロセッサにより、開発者は制御機能と、DSPおよびコプロセッサ上でプログラムさ れるビジョン・アルゴリズムとを分離して、システム・ソフトウェアの複雑性を低減できます。 さらに、TIはArmおよびC66x ...
398
システム必要条件--HP-UX（Itaniumプロセッサファミリアーキテクチャ）版SAS Foundation
... 本書は、発行元である SAS Institute, Inc.の事前の書面による承諾なく、この出版物の全部あるいは一部を、 電子データ、印刷、コピー、その他のいかなる形態または方法によって、複製、転送、または検索システム に保存することは禁止されています。これらの説明書は著作権により保護されています。 著作権保護を受ける本書の使用の範囲は制限されています。許される使用の範囲とは、使用者のシステムに ...
78
インテル(R) Itanium(R) 2 プロセッサ・リファレンス・マニュアル：ソフトウェアの開発と最適化
... • ハードウェア上でサポートされるサイクル・アカウンティング機能 10.2.2.2 ミス・イベント・アドレス・サンプリング プログラム・カウンタ・サンプリングとサイクル・アカウンティングによって、累積的なマイク ロアーキテクチャ動作を正確に認識できる。しかし、アプリケーション開発者は、マイクロアー キテクチャ上の「ミス・イベント」を繰り返し発生させる、特定のプログラム要素 ( コード内の位 置およびデータ構造 ...
190
Nios IIプロセッサ・リファレンス・ハンドブック、セクション I. Nios IIプロセッサ Ver. 1.2
... 例外処理 図 3-3. 例外の原因を特定するプロセス estatus レジスタ（ctl1）の EPIE ビットが 1 で、ipending レジスタ （ctl4）の値がゼロでない場合、例外は外部ハードウェア割り込みによっ て発生しています。そうでない場合、例外はソフトウェア・トラップまた は未実装命令によって発生した可能性があります。ソフトウェア・トラッ プと未実装命令を区別するには、アドレス ea–4 ...
56
ルート プロセッサ
... ルート プロセッサ（RP）カードは、シングルシャーシ Cisco CRS-1 キャリア ルーティング システ ム のシステム コントローラです。RP は、ルート処理を実行し、MSC（モジュラ サービス カード） にフォワーディング テーブルを配信します。ルーティング システムには 2 つの RP カードが搭載 されていますが、一度にアクティブになるのは 1 つの RP だけです。他方の RP ...
6