集中型アーキテクチャ
ホワイトペーパー NVIDIA の次世代型 CUDA TM コンピュート アーキテクチャ Kepler TM GK110 史上最速 最高効率の HPC アーキテクチャ V1.0
... に供給し続けるかでした。Fermi アーキテクチャでは、 個別ストリームから 16 個のカーネルを起動できる並列性が確保されていましたが、最終的 にはこれらのストリームはすべてひとつのハードウェア・ワークキューへと集約されていま した。このため、現行ストリーム内の依存性のあるカーネルを全て完了してからでないと、 別ストリーム内の新規カーネルが実行できないといった、本来必要でないストリーム間の依 ...
24
RIETI - コーディネーション・システムとしての製品アーキテクチャ
... 4.2.1 ユーザーと製品の使い方 それにもかかわらず、作られた製品を使うのは、機械語型の製品を人間に使いやすい製 品に改善してゆくためには、ユーザーが既存の製品をどう使いこなしているかを知ること が重要である。2.2.4 におけるわれわれの定義を使えば、ユーザー自身の外部操作と製品 に組み込まれた内部動作の双方を含む「動作関数」φ を通じて、ユーザーである人間が、 ...
31
IA-32 インテル® アーキテクチャ・ソフトウェア・デベロッパーズ・マニュアル
... 表目次 表目次 表 2-1. 最近の IA-32 プロセッサの主な特徴.........................................................................2-17 表 2-2. IA-32 プロセッサの過去の世代の主な特徴 ...............................................................2-18 表 3-1. ...
500
Oracle Identity Managementの概要およびアーキテクチャ
... 同様に、データベース・セキュリティ機能（Enterprise User および Oracle Label Security）では、Oracle Internet Directory で定義されるユーザーとロールの手段が提 供されます。これらの 2 つのプラットフォームによって、プラットフォームそれ ぞれのネイティブ・セキュリティ機能を使ったアプリケーションを容易に開発[r] ...
13
AWS によるマイクロソフトアーキテクチャの最適化
... まとめ • AWS は、マイクロソフトアーキテクチャに最適化された幅広いス ケーラブルなサービスを提供 • AWS クイックスタートリファレンスでは、セキュリティと可用性 に関するベストプラクティスにしたがってActive Directoryや SQL Serverなどのワークロードをデプロイ可能 ...
56
rcp-add-01:アーキテクチャ設計書
... 載します。 この文書の目的、利用対象 を説明します。 本書はWeb注文管理システムのアーキテクチャ（全体の構 造、共通メカニズム、その他、設計・実装上の制約等）を説 明しています。 ...
18
目次 はじめに アーキテクチャの比較
... 要約と結論 印刷やディスク スペースなどの共有リソースに対する同時処理の要求が少ない小規模な環境にお いて、ピア ツー ピアは妥当なパフォーマンスを維持します。データ アプリケーションの共有を必要と する小規模な会社/ワークグループにとって、特にシステムの増大、一貫性のあるパフォーマンス、管 理のしやすさ、およびデータのセキュリティよりもシステムのコストが重視される環境では、ピア ツ ー ...
12
MIPSのマルチサイクル マイクロアーキテクチャ
... else if (stat[`FETCH_B]) instr <= readdata; end 今回はMoore型なので、状態が決まれば、その状態により出力（あるいは データパスでやること）が決まります。記述をするには、この状態マシンの 現在の状態が何なのかを知る必要があります。One Hot Counterはこれが簡単 にできます。今、それぞれの状態に対して状態＿Bに対してそのビットの位置 ...
55
セキュアＶＭの アーキテクチャ概要
... BitVisorの構成 ATAホストコントローラ （IDE） USBホストコントローラ （UHCI, EHCI） NIC （Intel Pro100など） ストレージ 暗号化 (AES-XTS) ID管理 IPsec ハードウェア VMM.. ゲストOS ATAドライバ USBドライバ NICドライバ[r] ...
26
IA-32 インテル® アーキテクチャ・ソフトウェア・デベロッパーズ・マニュアル
... メモリ順序違反を検出したとき、パフォーマンスの面で厳しい制限を受ける。 PAUSE 命令は、コード・シーケンスが spin-wait ループになっているプロセッサにヒントを 提供する。プロセッサはこのヒントを使用して、大抵の状況におけるメモリ順序違反 を回避する。これにより、プロセッサのパフォーマンスは大幅に向上する。こうした 理由により、 PAUSE 命令をすべての spin-wait ループに配置することが推奨される。 PAUSE ...
432
SharePoint 2013 アーキテクチャ概要
... SharePoint Server 2013 で作成されるデータベース一覧 Performance Point Services DB 概要： 物理名： 一時的なオブジェクトや構成を格納 PerformancePoint Service Application_[GUID] Usage DB 概要： 物理名： 正常性データや利用状況データを 格納 WSS_Loggin[r] ...
58
Amazon Aurora for PostgreSQL アーキテクチャ・特長と移行
... DynamoDB, Amazon SWF, Amazon Route 53 といった 他のAWS のサービスを管理・ 監視のために利用 Amazon RDS プラットフォームを利用し、 マネージドサービスとして実現。運用・管理 機能をオフロード Amazon DynamoDB Amazon SWF Amazon Route 53 Logging + Storage[r] ...
51
UltraScale アーキテクチャ メモリ リソース ユーザー ガイド (UG573)
... 86 UltraRAM のエ ラ ー訂正符号.. 92 UltraRAM の属性.[r] ...
128
WindowsでのOracle Database 11gアーキテクチャ
... Windows 上で多数のデータベース接続ユーザーをサポートするために、多くの活 動が実施されてきました。Oracle7 バージョン 7.2 の時代に、すでに本番環境で Windows NT 上の単一データベース・インスタンスへの同時接続が 1,000 を超える 顧客がいました。時が経過するにつれユーザー数は増加し、2,000 を優に上回る ユーザーが本番環境の単一ノード上の単一データベース・インスタンスに同時接 ...
13
智美塾 ゆもつよメソッドのアーキテクチャ
... テストアーキテクチャ設計の アウトプット テストタイプ、テストカテゴリ 仕様項目（テスト条件） テスト設計方針 主なテストケース条件 機能テスト 入力 ・設定のチェック（自動ON/OFF,更新 ...
9
RIETI - アーキテクチャの比較優位に関する一考察
... この場合、両方の設計者が同時に設計パラメータを動かせば行き違いから混乱するので、 一方の設計者の設計解を一時的に固定し、それを前提に、他方が自分の担当する設計パラ メータを動かす。次に、それを前提に、もう一人の設計者がパラメータを動かす。こうし て交互に設計パラメータ変更を行なうことは、実際にも「擦り合わせ」型の製品の設計で 見られる慣行である。これを「試行錯誤の設計パラメータ調整プロセス」と呼ぼう。最適 ...
25
SoC FPGA 選定におけるアーキテクチャの重要性
... f 詳細については、ホワイトペーパー「 Error Correction Code in SoC FPGA-Based Memory Systems 」( 英語版・PDF) を参照してください。 SoC FPGA の観点から見て、これにはメモリ・コントローラの一部としてだけでなく、 プロセッサのオンチップ・メモリ、キャッシュ、およびペリフェラル・バッファ内に 統合された ECC ( 誤り訂正符号 ) 保護が含まれます。ECC ...
47
SCIMA アーキテクチャと性能評価 - SCIMA アーキテクチャの概要 - 中村宏東京大学先端科学技術研究センター
... SCIMAアーキテクチャと性能評価 - SCIMAアーキテクチャの概要 - 中村 宏 東京大学先端科学技術研究センター 東京大学先端科学技術研究センター 東京大学先端科学技術研究センター 東京大学先端科学技術研究センター ...
19
MIPSのマイクロアーキテクチャ
... 20.. ALUで分岐先を計算させるとしましょう。Eステージの後のMステージでPCが更新さ れ、次のクロックからそれに従ってフェッチされます。これだ3クロック分次の命令の始 まりが遅れ、パイプラインの性能計算の式に基づくと、分岐系の命令が合わせて 25％と仮定すると、CPI=1が1.75になってしまいます。これはちょっとダメージが大き いです。 21.. Fステージでは[r] ...
37
プロセッサ・アーキテクチャ
... イムでのキャッシュによるオーバヘッドはありません。 物理的には、密結合メモリ・ポートは Nios II プロセッサ・コア上の独 立したマスタ・ポートで、命令またはデータ・マスタ・ポートに類似し ています。 Nios II コアは、ゼロ、1 つ、または複数の密結合メモリを持 つことができます。 Nios II アーキテクチャは、命令アクセスとデータ・ アクセスの両方に対して密結合メモリをサポートします。 各密結合メモ ...
24