• 検索結果がありません。

経路制御アーキテクチャ

経路制御とセキュリティの最新動向

経路制御とセキュリティの最新動向

... • Datawire社のトランザクションシステムらしきホスト名に対して本来と異なるA レコードが返される。 • Vantiv社・Mercury Payment Systems社のネームサーバが経路広告されたprefixに含 まれていた。 ...

39

RIETI - コーディネーション・システムとしての製品アーキテクチャ

RIETI - コーディネーション・システムとしての製品アーキテクチャ

... コーディネーションを自動制御する仕組みを人間と機械部品との間に挿入することによっ て、製品操作が格段に容易になる。しかも、電子的な機械制御によって各部品モジュール の動作は、いわばマニュアルどおり動くことだけが要求されることになり、部品モジュー ルの開発や生産も格段に容易になる。さらにシステム全体をモジュール化することによっ て、分業と協力を組み合わせながら、高度に複雑なシステムを開発・設計・生産・使用す ...

31

システムLSIとアーキテクチャ技術  (part II:オンチップ並列            アーキテクチャ)

システムLSIとアーキテクチャ技術  (part II:オンチップ並列            アーキテクチャ)

... マルチレベルキャッシュの制御法にはマルチレベルインクルージョンとマルチ レベルエクスクルージョンがあります。マルチレベルインクルージョンは、上位 階層のキャッシュがそれより低い階層の内容を全て含んでいます。したがって 階層間のやり取りはキャッシューメモリの場合と同じで、それぞれの階層で今 まで紹介してきた構成にすれば良く、一度リプレイスされたキャッシュブロック ...

34

MIPSのマルチサイクル マイクロアーキテクチャ

MIPSのマルチサイクル マイクロアーキテクチャ

... 制御回路の内部構成 • メインコントローラは有限状態マシン(FSM) • ALUデコーダは以前と同じ では、制御回路はどうなるでしょう?シングルサイクル版と違って、有限状 態マシン(Finite State Machine)になります。これは同期式順序回路で、計 算機基礎で設計法を勉強したもので、状態遷移によって制御を行っていきま ...

55

IA-32 インテル(R) アーキテクチャ・ソフトウェア・ デベロッパーズ・マニュアル、上巻:基本アーキテクチャ

IA-32 インテル(R) アーキテクチャ・ソフトウェア・ デベロッパーズ・マニュアル、上巻:基本アーキテクチャ

... 環境の互換性 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-4 11.2.2. デノーマル・ゼロ・フラグ . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-4 ...

418

IA-32 インテル® アーキテクチャ・ソフトウェア・デベロッパーズ・マニュアル

IA-32 インテル® アーキテクチャ・ソフトウェア・デベロッパーズ・マニュアル

... 目 次 7.2.7.3. ソフトウェア割り込み命令 ................................................................7-23 7.2.8. ストリングの操作 ..............................................................................................7-24 7.2.8.1. ...

500

Oracle Identity Managementの概要およびアーキテクチャ

Oracle Identity Managementの概要およびアーキテクチャ

... { Oracle Identity Management は、Oracle Directory Integration and Provisioning を使用して、サード・パーティ企業ディレクトリの計画 と配置に対し、これまで投資したリソースを運用します。これにより、 ディレクトリ・ネーミング、ディレクトリ・ツリー構造、スキーマ拡 張、アクセス制御およびセキュリティ方針など、主要な考慮点を計画 ...

13

プロセッサ・アーキテクチャ

プロセッサ・アーキテクチャ

... ■ リアルタイム実行トレース・データの収集 Nios II MMU は、JTAG デバッグ・モジュール・トレース をサポートしていません。 デバッグ・モジュールは、アルテラの FPGA の JTAG 回路に接続されま す。 これにより、外部デバッグ・プローブから FPGA 上の標準 JTAG イ ンタフェースを介してプロセッサにアクセスできます。 プロセッサ側で は、デバッグ・モジュールがプロセッサ・コア内部の信号に接続されま す。 ...

24

ネットワーク アーキテクチャ

ネットワーク アーキテクチャ

... 状態管理 ポリシー(続) • ソフトステート – コネクションレス型サービスにおいては、シグナリン グ手順を持たず、ネットワークの状態に応じて、必要 な時には、ディジタル小包の転送経路を動的に変化 させる。 システムの状態を、常に更新(Update)しな がら運用するシステムを、ソフトステートのシステム と呼ぶ。 典型例は、TCP/IP技術を用いたインター ...

30

EXTRAVIEW のアーキテクチャ

EXTRAVIEW のアーキテクチャ

... ATTACHMENT_REPOSITORY_OPT INTERNAL この設定は、添付ファイルについて、内部的にデータベース に格納するか、外部的にファイル・システムに格納するか、 またはその両者を組み合わせた方法で格納するかを制御しま す。 設定値が INTERNAL である場合、すべての添付ファイ ルはデータベース内に内部的に格納されます。 設定値が EXTERNAL である場合、すべての添付ファイルは外部のフ ...

111

計算機アーキテクチャ

計算機アーキテクチャ

... 命令( instruction)とは何か  制御信号 を生成し、コンピュータの 動作を決める  ハードウェアとソフトウェアの インターフェース  命令は 一つの データ (命令語)として表現できる ...

24

コンピュータアーキテクチャⅡ

コンピュータアーキテクチャⅡ

... 23 23 OpenMPハードウェア動作合成システム コード ジェネレータ OpenMP プログラム (動作記述) ハードウェ ア制約 SMP環境 (PCクラスタ) シミュレーション 並列動作 ハードウェア OpenMP コンパイラ トランスレータ マルチスレッド プログラム 並列動作HW 中間表現 アルゴリズム評価 ハードウェア合成 並列アルゴリズム 並列効果 回路規[r] ...

65

サーバレスアーキテクチャ概論

サーバレスアーキテクチャ概論

... ID管理とリソースのアクセス制御 • サーバレス時代のマルチクラウド連携はID連携が基本 • IDを連携し、それに対するリソース側で細かい認可を制御 • JWT等を引き回すことで、「誰の」「どのアプリが」アクセスして きたのかをコンポーネント間で連携 ...

37

rcp-add-01:アーキテクチャ設計書

rcp-add-01:アーキテクチャ設計書

... 2 UI制御方式 UIの表示や遷移の制御方法 3 ユーザ認証方式 ユーザの認証方法 4 レイヤ間データ転送方式 presentationとbusiness間のデータ転送方法 5 外部システム接続方式 外部システムのとの接続方法 ...

18

SCIMA アーキテクチャと性能評価 - SCIMA アーキテクチャの概要 - 中村宏東京大学先端科学技術研究センター

SCIMA アーキテクチャと性能評価 - SCIMA アーキテクチャの概要 - 中村宏東京大学先端科学技術研究センター

... キャッシュの問題点 • データではデータのアロケーション/リプレースメントは ハードウェア制御 – 殆どのデータアクセスは規則的なのに、 ラインコンフリクトによるキャッシュミス発生 ...

19

目次 はじめに アーキテクチャの比較

目次 はじめに アーキテクチャの比較

... これらのコンピュータ間には専用のサーバー/階層がないため、ネットワーク上のすべてのコンピュ ータが自らのセキュリティおよび管理を処理します。ファイル アクセス、バックアップその他の管理機 能に関する決定は、各コンピュータにおいてローカルかつ固有なものです。 小規模なユーザー グループの場合、ピア ツー ピアは適切なアプローチとなります。これは、セットア ...

12

システムLSIとアーキテクチャ技術  (part II:オンチップ並列            アーキテクチャ)

システムLSIとアーキテクチャ技術  (part II:オンチップ並列            アーキテクチャ)

... DRAMはコンピュータの主記憶として使われますので、キャッシュとの間で高 速なブロック転送能力が必要とされます。DRAMは一行読んでくるのは時間 が掛かりますが、読んできた行内で連続してデータを転送するならば高速に 行うことができます。チップ内部に何個か独立したブロックを設けておけば、と ぎれなく連続データを供給することができます。このためには、転送用のクロ ックを設けてこれに同期して転送するのが適しています。そこで、クロックに同 ...

38

ホワイトペーパー NVIDIA の次世代型 CUDA TM コンピュート アーキテクチャ Kepler TM GK110 史上最速 最高効率の HPC アーキテクチャ V1.0

ホワイトペーパー NVIDIA の次世代型 CUDA TM コンピュート アーキテクチャ Kepler TM GK110 史上最速 最高効率の HPC アーキテクチャ V1.0

... Tesla アーキテクチャの GPU で導入され、その後の Tesla アーキテクチャおよび Fermi アーキテクチャの GPU、すべてに採用された仕組みです。高い周波数で演算ユニッ トを動作させると少ない演算ユニット数で目標とするスループットを実現できます(これは 面積の最適化だと言えます)。ただし、高速コアのクロック同期回路は電力を多く消費する という問題があります。一方、Kepler ...

24

RIETI - アーキテクチャの比較優位に関する一考察

RIETI - アーキテクチャの比較優位に関する一考察

... 年代米国経済がデジタル財や新金融製品など「オープン・モジュラー・ アーキテクチャ」の財を発展のベースとしたのに対して、一般には不振と言われた 90 年代 の日本企業も、自動車や超小型電子製品や精密機器など、「インテグラル(擦り合わせ)ア ーキテクチャ」の製品では、概ね「もの造り現場の競争力」を維持してきたことが明らか になった(ただし収益力は必ずしも伴わなかったが)。またその背景には、トヨタ自動車な ど一部の日本企業が ...

25

出 アーキテクチャ 誰が 出 装置を制御するのか 1

出 アーキテクチャ 誰が 出 装置を制御するのか 1

... 8 もう少し詳しく⾒ると CPU ⼊出⼒装置 コマンド データレジスタ データ ( このデータを印刷せよ ) コマンドレジスタ 出⼒命令の実⾏によって コマンドとデータを書き込む 出⼒命令 (データ) 印刷せよ “A” メモリ ( 主記憶 ) もう少し詳しく⾒ると CPU ⼊出⼒装置 コマンド データレジスタ データ ( このデータを印刷せよ ) コマンドレジスタ 機器[r] ...

19

Show all 2283 documents...

関連した話題