組合せ論理回路のテスト
組合せ論理回路のハード的一致検査方式の提案
... 従って，次に欠点(1)を無くし，どのような L に対しでも構成可能な，出力側 AND 方式を提案す る.それは同時に，欠点( 2 )をも補うものである ことが知られる.更に平均テスト速度を改善するに は，ハード量は漸次増大して行くが，出力側 AND 検査回路を並列に付加して行くことにより構成され る，並列出力側 AND 方式が有効である.検査回路 の元長度と，平均テス[r] ...
10
Copyright (C) 2012 WACATE All rights reserved 実践! 組合せテスト設計 ~組合せテストで学ぶソフトウェアテストの設計プロセス ~ WACATE2012 夏 2012 年年 6 月 30 日 井芹洋輝 (WACATE 実 行行委員会 )
... • 「仕様上、コンポーネントやシステムの動作が同 じと⾒見見なせる⼊入⼒力力定義域や出⼒力力定義域の部分」 – JSTQB ソフトウェアテスト標準⽤用語集（⽇日本語版） Version 2.0.J01 • 同じように扱えるグループに値をグルーピングする • 有効同値クラスと無効同値クラスを区別する ...
66
論理回路設計
... ① 新規プロジェクト（moji_deco）を作成する ② conversion_ascii.vhd （各自で記述内容が異なる） moji_deco.vhd （全員の記述内容が同じ） を設計する。 ③ moji_deco_top.vhd トップ回路をVHDLで設計する ④ テストベンチでシミュレーションを実行し、機能確認する ［QuartusⅡ］ （ﾃｷｽﾄ： 131 ～ 137頁） ...
76
Microsoft Word - 論理回路10.doc
... 2. 論理設計 (1)組合せ回路 1. 概説 アナログ装置では量や数を「電圧の大きさ」や「針 の振れる角度」などで表現している。それに対して， コンピュータなどのディジタル装置では量や数を 2 進数で符号化し，表現している。我々人間は数を符 号化するために「 0」「1」「2」…「9」という10通り ...
13
シフトレジスタ ステートマシン 4. シミュレーション記述 シミュレーションに必要な物 テストベンチ シミュレーション特有の記述 4.1 カウンターのシミュレーション テストする回路 テストベンチ シミュレーション結果 参考文献 以下の文献を参考にさせていただきました 小林優 入門 Verilog-
... 今まで説明した回路と同様テストベンチも一つのモジュールですので module から endmodule までがモジュール内動作の記述です。 設計する回路と異なりポートリストがありません。これは、開発した回路を動作させる環境を記述した回路なのでこのモジュールが最上層モジュールであり閉じていな ければいけないからです。 ...
24
Microsoft Word - 論理回路テキスト2018.docx
... この非同期カウンタは，０から（２のビット乗－１）までの値を計数することができ， 最大値までくると次は再び０に戻る（実際には桁あふれが起こっている）．任意の値で０に 戻るようにしたい時は，クリアしたい値になったらＬレベル（０レベル）を出力する組合 せ回路を作製し，この出力信号をすべてのＦＦのクリア端子に入力すればよい．このよう ...
27
Microsoft PowerPoint LCB_14_論理回路シミュレータ.ppt
... 入力順序によらず，入力の組合せで出力が決まる 単純な２値論理関数： 順序回路： 内部にメモリー（記憶回路）があり，状態を持っている メモリーの内容と入力信号で次の出力が決まる ...
9
論理回路設計
... ⇒ 出力：deco0/1/2/3を 1MHz（=1us）周期 に設定 ３）テストベンチを記述して、シミュレーションを実行する ２．シミュレーション後の確認内容 １）decoのカウント数に従って、所望の文字列が発生されているか？ ２）カウント数が、asciiコードに正しく変換されているか？ ...
80
JAIST Reposi Title RTL とゲートレベルを混在させた最適な論理回路設計に 関する研究 Author(s) 張, 之飛 Citation Issue Date Type Thesis or Dissertation Text ver
... を使用する方式では、まずは全体の回路を機能ごとにいくつか のモジュールに分けて設計する。HDL 言語で記述されたモジュールの正当性を検証するため に、論理シュミレーションを行う。エラーや予想外の波形図が出る場合、そのモジュール を特定し修正を行い、問題がないモジュールを階層的に結合して回路を構成することがで ...
96
アプリケーション ノート 波形サンプル解析 機能 性能が向上するにつれ エンジニアは回路内のアナログ信号 デジタル信号の両方に注意を払う必要があります テストは複雑なため DUT(Device Under Test 被測定デバイス) のさまざまなテスト ポイントで信号を観測できる特殊なツールが必要に
... システム・テストの概要 機能、性能が向上するにつれ、エンジニアは回路内のアナログ信号、 デジタル信号の両方に注意を払う必要があります。テストは複雑 なため、DUT（Device Under Test、被測定デバイス）のさま ざまなテスト・ポイントで信号を観測できる特殊なツールが必要 ...
12
アナログ回路用MOSFET特性と増幅器の小信号等価回路
... • キルヒホッフの法則、テブナンの定理、ノートンの定理、重ねの理 • 増幅回路と等価回路 • ソース接地、ゲート接地、ドレイン接地、カスコード接続 • 増幅回路の周波数特性 ...
53
論理設計の基礎
... PLD の特徴 PLD は，その名のとおり「ユーザ自身が設計したロジック回路を実チップとして動作させることが可能となる プログラマブル・デバイス」であり，現在のディジタル回路設計の世界では，PLD を抜きに語れない時代になっ ている．比較的最近までは，ASIC ...
12
ディジタル回路 第1回 ガイダンス、CMOSの基本回路
... – 大きいものにはコンピュータのCPU（中央処理装 置）などもIPになっている ICの中でも搭載ゲート数の大きい大規模集積回路（Very Large Integrated Circuit: VLSI)では、全てスタンダードセルのゲートで作るわけではないです。メモリ回路（これ ...
27
ディジタル回路 第1回 ガイダンス、CMOSの基本回路
... この授業ではテキストを指定しますが、例によってWebの教材は充実しているので、 買わなくても大丈夫です。しかし、このスライドの説明よりも教科書を読んだ方がわ かる場合も多いことは事実です。授業資料はWebに掲示します。Webには用語集や Verilog－HDLの文法、設計事例も載っていますので、ぜひ見てください。この授業は ...
56
ディジタル回路 第1回 ガイダンス、CMOSの基本回路
... Ｉ／Ｏデバイスは、データレジスタ、コントロールレジスタ、ステータスレジスタの三種 類のレジスタを持っています。データレジスタはＣＰＵが読み書きする場合、一時的 にデータを保存しておく場所です。入力用のデータレジスタと出力用のデータレジス タは同じ番地に割り当てられており、書き込むと出力され、読み出すと入力される場 ...
48
〈研究論文〉順序回路の学習支援システムにおけるカウンタ回路の検討
... 本研究では，順序回路の学習の追加としてカウンタ の学習支援システムを開発した．カウンタ回路は JK-FF を用いて作成している．本システムは，学習シ ステムと確認テストで構成されている．学習システム では回路図，タイミングチャート，状態遷移表，およ び説明文を同一画面上に表示し，各教材を同期させて ...
6
まえがき この Circuit Viewer による電子回路シミュレーション演習用マニュアル は 電子回路シミュレータ Circuit Viewer Ver.3.0 の基本操作と演習方法をアナログ回路を使って説明しています Circuit Viewer とは アナログ回路やディジタル回路の電子回路シ
... 実際に回路を組み立てる前に、回路シミュレーションを使いコンピュータによる試作回路を作成して、 回路のテストおよび改善を実行することができます。 一般に、初心者には電子回路の参考書はどういう動作をするのか分かりづらい回路図が数多く掲載され ...
27
HOKUGA: デザイン・イノベーションの論理
... このような作業を行う理由は，実務家のデ ザイン・イノベーションに対する理解を促進 したり，研究者が今後，議論を展開したりし ていく上で有用になると えるからである。 特に，前者の実務家への理解の促進は重要で ある。なぜなら，現在のように，議論の全体 像やそれを説明するためのストーリーが見え ...
10
ディジタル回路 第1回 ガイダンス、CMOSの基本回路
... 次に書き込みです。ここでは、レジスタへの書き込みなので、always文を使います。 リセットはしたいところですが、レジスタは一種のメモリなので、ここはしないことにし ます。書き込みイネーブルwe=1の時書き込みます。ここで、どのレジスタに書き込 むのかを選ぶのにcase文を使っています。case文はC言語のswitch文と似ていて、 （ ...
32
ディジタル回路 第1回 ガイダンス、CMOSの基本回路
... トランスミッションゲートのpMOS, nMOSが両方OFFの状態では、出力は電気的に浮 いた状態になります。この状態は、出力インピーダンスが高くなることからハイイン ピーダンス状態とも呼びます。にこれはLとHのほかの第３の出力ということで3ス テート出力あるいはトライステート出力と呼びます。この図のようにNOTゲートの出 ...
36