組合せ論理回路のハード的一致検査方式の提案

愛知工業大学研究報告 第26号 B 平 成3年

論 文

149

組合せ論理回路のハード的一致検査方式の提案

C

o

i

n

c

i

d

e

n

c

e

D

e

t

e

c

t

i

n

g

S

c

h

e

m

e

f

o

r

t

h

e

C

o

m

b

i

n

a

t

o

r

i

a

l

L

o

g

i

c

C

i

r

c

u

i

t

s

羽 賀 隆 洋 て 立 木 滋 也 竹

Takahiro HAGA， Shigeya TSUIKI

Abstract In this paper， we propose an error detecting hardware-sche皿e

for the combinatorial logic circuits (the scheme is na田ed by us as the

Coincidence Detecting Scheme). Compared with the software-type testing， the hardware-type detecting has sveral merits such as (1) simultan巴ous

detection of the errors when they occur， doing usual operations， (2) the possibility of detecting the intermittent faults， etc. But， it is very important to make the detec生ing circuit to be small one， for the relia-bility and the frugality of the detecting circuit. Hence， AND-Inverse， Output-Side AND Detecting Schemes are proposed as the special cases of the Coincidence Detecting Scheme. And， as a result， it is shown that (1) AND-Inverse Detecting Scheme has minimal redundancy (2 AND and 1 EXOR elements are sufficient excepting NOT)， (2) Output-Side AND Detect-ing Scheme can be applicable to any given combinatorial logic circuit which is detected， and (3) the (average) detecting rate is largely imω ptoved by using parallel extensions of such schemes. Of course， above results hold under the situation that any stuck-at faults (at input and/ or output points) can be detected.

1.まえがき 近年の論理回路の大規模化，高密度集積化，高機能 化 (VLS 1，ワンチップ・コンビュータ，等)に 伴って，故障診断，フォールトトレランス分野の重 要性が益々大きくなって来ている.更に，そのよう な傾向に従って，重要と見なされる技術の変遷も見 られるようである.そこで，以下に，主として文献 [ト11]を基にして，組合せ論理回路の故障診断を中 心とした簡略な概観を含めつつ，我々の提案，考え (ハード的一致検査方式とその応用)について述べ ↑ 愛知工業大学 情報通信工学科 (豊田市)

t

t

鈴鹿工業高等専門学校 (鈴鹿市〉 る.なお，'一致稜査方式"とは，蓑キ

4

こより名付

I

t

られ，章キ

4

こよ号大系的

4

こ研究

L

始められたもの で島る‘ さて，論理回路の故障診断の方法は，ハード及び ソフト的方式に大別されよう(もちろん，その中間 形，併用形も考えられている) .これら 2者の得失 をまとめれば，表1のごとくとなろう.いずれにし ろ，検査の費用は安くはないと言えよう. 但し，ハードウェアの低コスト化等もあって，テ スト容易化設計等が主流になりつつあると言えよう. しかし，被検査論理回路Lに対して，検査用付加ハ ード量が無視できないとすれば，検査回路自体の故 障が無視できず，付加ハード量は極小にとどめたい. それは，検査費用の低下にも重要なことである.セ

表 1. ハ ー ト ¥ ソ フ ト 的 検 査 方 式 の 得 失 比 較

Term Scheme Hard Soft Needless to halt usual operations

。

X

Possibility to det巴ct intermittent faults

。

X

Needless to compute test inputs

。

X

Possibility of self-ch巴cking

。

X

Needless of fault models .c!.与

_X

Needless of periodic maintenance A

_X

Easy selection of tested function units i込 ム

Easy redesign of given circuit for testing ム ム

Fe官 added pins of VLSI .d. A

Test inputs are sure1y app1ied

X

。

Sm a 11呂田ount of added hardware

X

。

Tota1 cost of detectingjt日st i n g

X

X

(0: f i t， X司 un f i t ) original input output lnput point pOint output x

，

_y

，

n n o o -t t a a m m x r o o f F A n n-I

t

-U 3 p q 即 n n 、 A l l t t c

、

A c e a e t n t t e lue-d14 q p d a i t e n r u e d q o o d l 、 A Z -l s s n m s t x y t u r ' ' u p

‘

。

-p t z . -n u z ， ， J A O e l z ニ 2 2 x y w z e f i l i -︿ 1 1 1 1 L x n 'Ym

.

L _ーー・ーーー-ーーーーーーーーー一由時ー__ーーー」 図1. 一 致 検 査 方 式

l

f

-，

~I

ち

も

~

e

( a) イ ン パ ー ス 形 検 査 方 式 _{( b} ) 複 製 形 検 査 方 式 図2. 従 来 の 方 式 の 例

組合せ論理回路のハード的一致検査方式の提案 151 ルフチェッキングの考えもあるが，まだこれからと 言う状況である. そこで，我々は，ハード的方式の欠点を補い，そ の特長を更に助長するものとして，一致検査方式を 提案し，その一般的性質，及び，特別な有効例につ いて述べる.この一致検査方式は，セルフチェッキ ングへも応用可能である. 従来のハード的方式 lこは， 2， 3重化を始めとす る多重化，インパース方式，自己追い出し元長，シ フトアウト・モジュール元長，混成冗長，誤り訂正 符号の利用，テスト容易化PL A，等が考えられて いる(図2の前 2者は，図 1の一致検査方式の特別 な場合である) . しかし，いずれもハード量がかな り大となる. そこで，我々はまず

AND

インパース方式を提案 した

[

1

2

-

17]. それによれば，

NOT

素子以外に，

AND

素子

2

個，

E

XO

R

素子

l

個から成る検査回 路で，入・出力点(図 I参照〉の，多重故障を含め た，全ての縮退故障が検出可能である.その際，被 検査田路 L内部の相当数の故障が，等価的に入・出 力点、の故障と見なされ得る (L内部の1重故障が等 価的に入・出力点の多重故障ともなり得る)ことに 注意する.このように，

AND

インパース方式はそ のハード量の極小さの故，大いに実用化に適してい ると考えられるが，任意の Lに対して適用できるわ けではない.すなわち，以下の欠点がある: (1

)AND

インパース方式は，

L

の真理値表にお いて，ある出力の組がある唯一の入力の組から生ず るときのみに構成可能である. ( 2 )平均テスト速度(故障を検出する入力が生起 するまでの平均時間の逆数)が小さい. 従って，次に欠点(1)を無くし，どのようなL に対しでも構成可能な，出力側

AND

方式を提案す る.それは同時に，欠点(2 )をも補うものである ことが知られる.更に平均テスト速度を改善するに は，ハード量は漸次増大して行くが，出力側

AND

検査回路を並列に付加して行くことにより構成され る，並列出力側

AND

方式が有効である.検査回路 の元長度と，平均テスト速度の両者から見て(検査 能力は容易にその最大値 1に到達できる) ，最適な 並列度が存在するであろう.そのとき，検査回路の 元長度がほぼ連続的に制御できることが，我々の提 案の大きな特長である. 以上の検査方式は，全ての入力の組

x

がランダム に生起すること，全ての出力の組yが生起すること， 等を仮定して解析，比較される.それらの仮定が成 立しない場合に対する検討は，現在進行中である. 又，提案される検査回路は，種々のレベルにおいて 利用可能であろう: ( 1) 1 C等の外部に検査回路を設置する. ( 2) 1 C内部に検査回路を含めて構成するが，入 .出力情報としては入・出力パッドから得られるも ののみに限る. ( 3) 1 C内部の適宜の機能単位毎に，検査回路を 設置する. これらを比較すれば，以下のごとくとなろう: (1)は， 1 C自体には全く手を加えないので，既 存の 1Cに対しでも適用可能である. ( 2 )は，本質的には(1 )と同じであるが，検査 回路への入力線がパッドと接続される構成となるた め，多少とも信頼性が上がるであろう. ( 3 )は，機能単位をどのように選ぶかにより大き く変わるが，例えば順序回路を細分化して各々組合 せ回路と見なせるようにすれば，本文の方式をその 各部分に適用できょう.問題点は，多数の検査回路 出力をいかに外部ピン lこ伝えるかである. ピン数の， 増大を防ぐには，例えば，各検査回路出力の

OR

の みを伝える，或いは，簡単な論理結果のみを伝える こと等が考えられるが，より大局的な検討は今後の 課題である. いずれに

L

ろ，樹え

I

f

麗

4

こ常識となって特にコメ ントもされることの集いパリテ4・チエヴタのよう に，種宅のレベ込において一致挨査目躍を設量

L

て おくことは極めて当窓の日常茶飯事となる詩が来る ものと予謹，間待きれる. 2.一致検査方式とその性質 一致検査方式は，図1のごとく

w

とzの一致を取り， それらに差があればe= 1を出力する.但し，正常 時にe= 1とならないため，正常時には

w

(x) = z(y(x))でなければならない.なお，検査回 路は与えられた Lの外部に設置するものとし，入-出力点としては 1Cのボンデイング，プリント配線 の端子接点などを想定するものとする. 2. 1 仮 定 [仮定1] ( 1 )故障は，入・出力点の0， 1固定〈縮退)故 障とする. ( 2 )各入・出力点は，独立に等確率で故障する. ( 3 )原入力として， 2 n 個の全ての

x

が無作為に 生起する. (4)出力として， 2田個の全てのyが生起し得る. 但し，

n>m

とする. 2. 2 基本的性質 以下に，一致検査方式の一般的性質をまず述べる.

但し，紙数の都合上，本論文においては，証明は全 て省略する. [定義 1]一般に，論理関数 y(x 1. .・" X n)が変 数Xi ~こ真に関係するとは，変数の組 (x1. X i←1.Xi+l，O・ Xn)の少なくとも一つの値に対 して， y (x1，・・・IXi-1， 0， Xi+1.・・・， X n) キ y (X 1.・・・， Xi-1，1.Xi+1，・・・， X n) が成り立つことを言う.更に yに真に関係する変 数の番号の集合をyの定義域と呼び

D

"，で表す. [定義 2]図3において zに真に関係する出力変 数番号の集合を

，

z

1

zに出力 {y} を通して間接的 に関係する入力変数番号の集合をちマ表し，各々次 のように定める.

ド

=

Dz<y!...ym)

5

=

J

d

t

DYよ (XI'~.

x1¥) u 引 い I持栴 :h 明らかに，次式が成り立つ.

{Mtι{

1.2. • . . . n} iC{1.2..・・.mJ . なお，一般性を失うことなく，次式が成り立っとす る. D"'Il)Dy，，-V . ..

U

D"，相 = {1.2， .・・，n} [定義3]d囲定故障 (d=O，1)している入力 点，出力点の番号の集合を，各々 fdiTI1 fdout と表し， f = (Ln， fout)， { f i n = f o i n U f 1 n

fout = fOout U f10ut

とする.このとき，回路 Lは故障 fの状態にあると 言う.更に， 井(Ln) +非(fout) = 1である故 障 fを 1重故障，その他の故障を多重故障と呼ぶ. [基本的性質 1] (1)Ln

ハ

Dwキ許ならば，故障 fは検出可能で ある. (2) fout =件ならば fが検出可能となる必要 十分条件は，次式が成り立つことである. fin

n

Dw キヂ. (3) Ln = 併 な ら ば fが検出可能となる必要 十分条件は，次式が成り立つことである. fout

ハ九キヂー

( 4) f

山十世

fout

キ札

f i n 壬~

-

Dw ならば，一般に，検出可能，不可能の両者の fが存 在する. [基本的性賢2] (1) 1重故障 fが検出可能となる必要十分条件は， f i n

ハ

Dw

幸

手

orfoutni

十

世

となることである. ( 2 )全ての 1重故障が検出可能であれば，多重故 障をも含めた全ての故障が検出可能である. 以上の基本的性質，及び，仮定 1 (3) を考慮し て，検査回路を評価するための三つの尺度，すなわ ち，故障検出率，平均テスト速度，冗長度を定める. [定義4] ( 1 ) 故 障 検 出 率 : ね =

μ

J

/

f

i

A

.

i

( 2 )平均テスト速度:

L=

{工(非(T昌))/2n_JI -- f'

eF

.A ~ ノメ

{

dr

( 3 ) 元 長 度 :

r

= 1 - Nc/(Nc+Nd) ) ここに

，

1

'

は全ての故障の総数，メl，dは検出可能な 故障の個数

T

千 は 故 障 fに対するテスト入力集合， FcI は検出可能な故障の集合 Ncは論理回路 Lの 素子数， Nd，は検査回路の素子数とする. 三つの尺度のいずれもOから1の値を取り，

S

J.' む，ま大であることが ，

y

は小であることが望まし い.更に， d'は No，に対して単調増加することに注 意する.又， 1重故障の重要性を考慮して， 1重故 障に限定してお，むが用いられることがあるが， それを明確にするため各々

I

f

hd

』と表す なお Lへの(原)入力が 1単位時間毎にランダ ムに変化すれば

1/

S

s

より長時間持続する間欠 故障は，平均的に言って検査可能となることに注意 する 次に，以下の関係に注意する.これは，種々の検 査回路の平均テスト速度をもとめるのに極めて有用 である.但し

s

誌は，入力xがテスト入力となる ような故障 fの集合を表す. ~.s = {'工作(TA)/2TI_{) } /}

バ

_d - f-EFJ. l:工井 (Tf)}/(2n_{• メId)} fEFd ( ;L # (Sx) } / (Zn

.μd).

:JL [基本的性質3] (1)

5~S)=

(非(Dw)

+ 川 ))/(n + m

)

( 2 )出力点、が故障しないとき， 1/Z*<D...，J ~~~S) 主 1/2

組合せ論理回路のハード的一致検査方式の提案 しかも，下限はwがA N D関数のとき，上限はwが パリティ関数のときに各々成り立つ. ( 3 )入力点が故障しないとき，

:

ア

ュ

1/2 しかも，この上限は

z

がパリティ関数のときに成り 立つ. [基本的性質4] (1)入力点のみの故障に対しては，

2

;#:(九)

=

2

:

.

"

*

(

ら

).

)f.

EA

x吾λ 但し， ( A = { x l w ( X ) = 1 }

-

_{A = {x}

_I

_{w (x)} ニ O} = {x} -A. 更に，より具体的lこ3 f符(1).)持(五) 1.

I

2

:

:

'

工

冒

2

プサ

(多重故障)

三者(心)

:=

~見詰}

一 円

￨三三三二

1

(

1重故障) ( i=l j:=.1

l

d

びらが

=1

ここに， d (Xi， Xj)はXiとXjのハミング距離， kijはXiとXjの一致桁数n-d (X i， X j) . ( 2 )出力点、のみの故障に対しては，一般には，上 記の性質は成り立たない. ( 3) ~J，. = 1ならば，一般的に， 1/2TI~~5' 3. A N Dインパース形検査方式 A N Dインパース形検査回路は，図4で与えられる. コιi ~I っ

ι

R

〈ーロー:一一昨ー恥ー〕 図4. A N Dインパース形検査回路 すなわち，図1において， 0..1 (l"， l u x - - x l X J〉 z (y) = I N V ( w) ニ A ND(Y1，.。.， yF)， ( X 0 主 X1 = X ) とする. ここに a，bは各々入力側，出力側ベー シック・コードと呼ばれ bが入力aのみから出力

1

5

3

されることが必要である. 以下では?W， Zは各々真にn，m変数とする. [性質 1]

S

，J= 1 ，すなわち，入・出力点の全て の故障が検出可能である. [性質2]必要素子数は， ( N O T 高一々付山…

n+

… 十

+m

A N D 2 個{固 EXOR: 1個

(y

ぇ0) これに対し，インパース形，複製形検査回路に対 してはNdえ Nc 'すなわち， r~l / 2である. [性質 3] ( 1 )入力点の1重故障: (= 1/2 (Inv巴rse Scheme)

tωJ

~_.

{

三

1/2 (Duplication Sch巴me)

l

= 1/2n (AND-Inverse Scheme) ( 2 )出力点の1重故障: 内 ， b n J 臼 / / J / I l

-- 一

〆 ﹄ 1 E ， 、 ー ' t 目 、 、 ， ， 〆 、 J ， ‘ 、 ミ J 4 r

、

d (Inverse Scheme) (Duplication Sche叩e) 1/2 n

，

;

~~S己 1/2TI

+ (2n-2m)/(Z・2n) (AND-Inverse Sche田e) ( 3 )入力点のみの多重故障: (3n_-Zn_)/(3TI-l) (lnverse Schem巴) く

(

3

n

-

Z

n

₎

_/

₍

₃

n

_-

_l

₎

tDuI>lication Scheme) (1/ZTI-1)・[(3n-2n_}/(3TI-l)] (AND-]nverse Scheme) (4 )出力点のみの多重故障: (= ( 3 m_ Z m) / ( 3 m_ 1 )

c

s

~

(1 n v巴rse Scheme)

I

(ヴt=m)

l

= (3回 一2皿)/ (3 m-l) (Duplication Schem色) (1/2n-1}'[(3田 ー2m) / (3皿 ー1)] 三 ~s..$_ (1/2n-1)・[( 3回 一2田}/(3m-1)] ・[(ZTI-2皿+2}/2] ~ND-]nverse Sche田e) 4. 出力傍~AND 形検査方式 出力側A N D形検査回路は，図5で与えられる.

r l J 1 1

・ ' ・

t I J 1 L

o h

t

，

t

抗 -- h X

，

-.

.

.

-Xn' 巴 図5.出力側A N D形検査回路 並列出力個I]AND形検査回路 ' t

，

F ︽ I

_，

f t k A 円 図6. e = e 1 + ・ ・ ・ + eRより，故障検出率 ~ct.，平均テスト速度 tすJ x";'! ) すなわち，図 lにおいて， W ( X〉 = W 1 ( x ) M -・+Wt(~，ん = A N D (X'^11 _{， ・・・， X n引)}

+

.

.

.

..tt-) + A N D (X~l ， z (y) = I N V (W). = A N D

(

y

;

'

， lこ広義単調増大する ことに注意する(冗 長度

Y

は，

f

l

と共に 真に単調増大する) . 従って，三つの尺度 を同時に考慮した場 合の，最適な並列度， 及び， Aiの使用順 序が存在するであろ う.その決定法につ いては，今後の課題である. [基本的性質5]図 6において，各

x

に対し，値1 となる誤り信号eiの個数は高々2個である. (こ れは，一般の，並列一致検査回路に対して成り立つ ことである).文，

i

= 1に対しでも正しい. これより，

S

s

= (歪非(Sx)}/(2n_{・ ん )} Lの真理値表 図7. らは，並列度

B

と共 ytW1) とする.ここにJ a (1) ， ・・・， a“に及び， b は各々入力側，出力側ベーシック・コードと呼ばれ る. t = 1ならば，先のA N Dインパース形の場合 lこ帰着する. しかし，出力側A N D形検査団路は， 任意の

u

こ対して常に構成可能である(aω， ・・， a 11:>は， bを出力する全ての入力の組とす る) . 先の，性質1はそのまま成り立つ. [性質 4]必要素子数は，

J

A N D : t+1個

N

O

T

-OR

:1

個

EXOR: 1

個 ( tが小なら Y;::::O) [性質5] (1)入力点の1重故障: t-' t t/2n

-[2';~ 乏 ..1]/[71 ・ 2'1L J

‘‘;;::.(.'" d(;(;'J

，

x

;):q ( 2 )入力点のみの多重故障:

曲

-、 .J M H s a r 3 13fI(Szf13U・・・ USx(i>)}/(2n_{・ ん )}

{

吾 [

(非

(ν1>)

+ ・・・ + #

(ν

R> ) -(-1 企 - 2

・

芸

t

2

与

12KU]

(

t

・(3n-2") t 且 (l/2)

正

・

152I(Sxfhh

sJ

〉)]} <~キ干ri /(2n '_)ld) /【 2n-1・(3n-1)] なお， ~$ ， ~V) の t に関する変化は， t出 2n/2 近辺で最大値を取る，上に凸な曲線となることが， 経験的，及び，若干の解析により知られる. 且

i

j

E

1

三

非

(S.>e'hJ ) l~ 1 •

E

こX

2:'.:#(S;c 山 ハS'"山 )} 針:::.，~~土伽 IX

/(2

n_'tld). 5.並列出力側A N D形検査回路 並列出力側A N D形検査回路は，図6で与えられる. 但し， Lの真理値表が，図7で与えられるとする.

155 図8により与えられるLを考 組合せ論理回路のハード的一致検査方式の提案 [例1]真理値表が， える.

A

t

A

r

A

g

.)(1ズ1-'i-3メキIj，~ュザ3 ニt.1:孟，_J{p_

q

.出弘、

:

h

o

0 0 0

。

。

。

1 {}口 C I 0 0 u 0 0 1 ロ

i

0

t

_{0 0 1}

o (

)

1 0 1 0

i

₁ 0 1 0

o

0 1 1

_o

_{1 1 1} 0 I f

o

0 1

。

I0 0 I 1 0 0

o

j 0 1 1 1 0 1 1 01

o i

1 (J 1 1 I 0

i

1 1

o i

1 j 1 1 1 I -孟 3 A 門 A_ハ A 品 川

A

年

A

!

>

(悦二千ノ

1n=-

3)

但し， S)<ωは，第h検査回路のみを単独で用いた 場合の S'"である.更に，任意の hヰh'に対して，

~ 1f(~~~)ハ言Jdワ)

a

i

キ

A

〆) . 0 . . J

=工伴〔dhdj ナヱ#(~~)ハグ)

メ~A~ 正eAf(_ a.牛品〆) C~ キ A勺

c

l

)

.

a

.

.

〆

J

+ ヱ 料 品 ハ ゴ メ )

:;L 年Aj..十A~' ぱキ

t

/

)

UD

正式1).

:

:

:

:

:

;

z

.

'L

-

#

(おハお).

メ

ε

A

点

d

吋

〆

J Ai の種々の使用順に対する ~s の変化を，図 9 に示 す. この例では， ~/ = O. 7 3であることが知 られる.但し，故障は入力点のみの多重故障を考え ている. Lの真理値表 図8. h

a

一 よ い

い

一 一 且 'PA り よ 上 以 とすれば， [性質 6]入力点のみの故障に対しては， ~~=D・13 Cp (8) )/(2n' 2n ) C _i i (8) (1(B) us・'111cr~rs:

;じ

μ

……

6ドけ内川…

-A利叫一一…

A.川山…

q川叫巾

M

伊~-，

@A幻'-~-A向q 戸Aん，，-A'い-A1-A.-A勾F

③ 《内，-寸《ん主-A.，-A土-イA争-沿A，-片向マ-/1ん4 M 0.

，

C. 可ト

。

ι Cl')/(2n， (3nー1) ) C i ( 1 where

，

c N. ro N dのグラフ 令。 図9. ~S' V S， JO 。.l ，，~ o

;

-

-

I

f

lo

0'， 2 n' P .1'. 4

毛

i

(

芝

i

j

i

1

1

1

t

k

、メ ー

4 ・支 (~I 笠

2k_{リ ) :} イg"，1 ~~'，ト~(，;叫 2

・

ト

i

土(き支

_1.，) ，

2

E

Z

i

l

芝

:

2

ア)

ロ

:

:

:

1 なお，第4，5章とも，第3章と同じく，少なく とも一つのhに対して， W h， Z hが各々真にn，m 変数である場合を考えていることに注意する

(

1

と 1) ， 6，各種検査方式の比較，検討 以上において述べられた，各種検査方式の関係，及 び，性能比較を図示すれば，各々図10， 1 1のよ うになる(弘は容易にlとできることに注意) ，従 来のインパース，複製形検査方式等をヒントとして， 本論文では

AND

インパース，出力側

AND

，並列 出力側

AND

形検査方式の)1慣に提案，検討して来た が，結局は(並列)一致検査方式と言う枠内丸それ ら全てを大系的に取らえることができたわけである. (皇=1なら1)

ORl

個の [定義5]並列度

i

を，可能な限り大きくしたとき (高々 22刊 一 2)に得られる平均テスト速度の値 を，最大平均テスト速度と呼び， ~，r'"で表す. 最大平均テスト速度の値は，与えられたLに固有 な値であることに注意する. なお，検査回路lこ必要な素子数は，

(

N

O

T

高々

+ m

AN

D :

P

s+

見

OR

:s+l

EXOR:l

である.

EXORl

個を，

AND

2

個， 計3個に換算すれば， Nd二 P

s+

5 .

f

十 1 次に，我々の提案の意図，特長をまとめる. ( 1 )通常の動作を停止する必要の無い，オンライ

(

P

_

2

:

2)

(

1

l

=1) t 1

+

5 P1斗5 となることに注意する.

}

-R d

・

-戸 し e n y p o ， e_{・ ‘} 、 f O M i t - f ) applicability J ilnverse Schemel

c

.

.

.

_

_

_

_

_

(n = m. t1 =

品

L = t主 怖 = 1 1AND-Inv邑rse Sch前 日

J

.

(th=l

・

"

'

-

.

.J

1 (for some h)

品

always lOutput-Side AND Sch百四e

I

lD叩 lication Sche珊eI I Parallel

1

1 ;. IOutput-Side AND Sch巴町e applicable

品

(Parallel) 、 ‘

_a

_'

l 内 d ， i ρ u n u ρ U ρ U f ' a z 、 Coincidence Scheme 図1O.各検査方式の聞の関係

S冊all (Applicability) large

Inverse Duplication

AND-Inverse Output-Side AND Parallel Output-Side AND

。

) C J 与 ' コ ( AND-Inverse _n u M m H -A A i ρ U P U -iAU -内 d p 、 u T & -qa6t n v 目 品 川 U n y t n u n u n u ρunu q u ・ s - a r d + L ρuqa v ' n i v D R

・

-MNH'E 且 2 a A A A n v H U e n U AU -n 、 u t H u n y & Y L H u n u

.

.

モ

ー

1/2

(y)

lnverse Duplication Parallel-Output-Side AND Output-Side司 AND-AND lnverse (non-Preferable) (Preferabl e) 図 11.各検査方式の比較 ン方式である.それにより，間欠故障の発見の可能 性も大となる. ( 2 )入・出力点の固定故障に等価となる故障であ れば，回路L内部のどのような故障でも(非固定故 障でも〉検出可能であるー従って，故障モデルを設 定する必要がなく，検査の分解能はそれほど高くな くてもよいと言う，最近の傾向にも沿っている. ( 3 )検査回路自体の故障が無視されるように(こ れは，又，検査回路の費用をも小さくする) ，元長 度(付加ハード量)を小さくすることに重点を置い た.又，冗長度がほぼ連続的に制御できる. ( 4 )従来のいくつかの検査方式を，特別な場合と

組合せ論理回路のハード的一致検査方式の提案 157 して含む. ( 5 )原則として，被検査回路Lには手を加えない としたが，組込検査方式lこも十分対応できる.又， セルフロチェッヰングにも利用できる固 ( 6 )検査対象となる機能単位を様々なレベルに設 定でき，パリテイ固チェックのように簡便である. (7) 1重故障のみならず，多重故樟に対する検査 能力も十分に大きい. ( 8 )テスト入力の発生，及び，テスト入力に対す る正しい応答の記憶が不要である. ( 9) 1 Cの検査用付加ピン数を少なくできる.又， その最小数1からより多くまで，かなり任意に選択 できる. (1 0)実用的にも，又，理論的lこも，より深く発 展させられる可能性を十分に含んでいる. 最後lこ，今後の研究課題を述べる: (1) (並列)一致検査方式において， (a)35，

U

J

のより詳しい評価.特に，入・出力点 の両者に故障が存在する場合の，評価法の確 立. (b)~5 ， ~<f)と W ， Zの関数形との閣の関連性 特に，む，

L

7

の最大，最小値を与える， W， zの関数形の決定固 (c)iニ lの一致検査方式に対して，一般に， 1/2

三し(

~~))手 1/2

が成り立っか. (d) 三つの尺度 ~.t.' ~ョ ， y の聞の関連性.そ れらを総合的に考慮した場合の，最適な並列 度量の決定. (巴)最大平均テスト速度 ~5* の簡便な評価，推定 法，及びs 被検査回路Lとその値ん怠との関 連性(特に， ~S*を最大，最ノJ\ にする L の決 定)•

(

2

)並列出力側

AND

形検査方式において， (a)性質6の，各項 I (I (B)) ， C i (C i (B) ) C p (C p (B) )の聞の関連性. (b) (1) (d)と同じ課題.及び， Aiの最適使用 I 1蘭. (c) (1) (巴)と同じ課題. ( 3 )適宜のレベルの機能単位毎に設置された検査 回路出力e1， e 2， ・ ・ の ， 総 合 的 利 用 法 . ( 4 )本論文の各種前提，仮定の緩和.

(

a

)

生起ーする

x

，yが，各々 2n， 2 m未満のと き.更に

x

が等確率で生起するとは限らな いとき. (b)m

主

nのとき. (c) A 1 +・..十A2

1

>

1

♀

{x全体)のとき.

(d)AhnA

r{キヂ (for some h = J{)のとき.

(巴)"W h， Z hが各々真にn，m変 数 " で は な い (for any h)と き ， ね =1となる条件は. (f)付加入・出力線の利用.例えば，

AND

イン

ノてース方式が適用できるようにLの真理値表 を変える，或いは， ~ sの改善への利用，等.

(文献〉

[1J F.F. Sellers， Jr.， et丘l. "Error D巴tecting Logic for

Digi-tal Cornputers"， McGraw-Hill (1968).

[2J 1. L'osq "A Highly Efficient Redundancy Scheme: Self-purging Redundancy"， IEEE C-25， 6， pp.569-578 (June 1976)

[3J P. T. de Sousa， F. P. Mthur "Sift-out ModuIar Redundancy"， IEEE C-27， 7， pp.624-627 (JuIy 1978)

[4J Agui， Naitoo "Fault Detection for Logic Circuits"， Sanpou Syuppan in Japan (1976).

[5J Kinoshita， Fuiiwara "FauIt D巴tection for Digital Circuits

(1)"， kougaku-Tosyo Syuppan in Japan (1983)

[6J P. K. Lala "Fault Tolerant品 Fault Testable Hardware Design" Prentice-Hall (1985)

[7J Iwadare "Reliability of Inforrnation Systerns"， IEICE Syuppan

in Japan (1989)

[8J Muk旦idono (ed.) "Fault Tolerant Cornputing"， Maruzen Syuppan

in Japan (1989).

[9J "Fault Detection for Logical Devices"， IPSJ， Japan， 25， 10， pp.1112-1130 (Oct. 1984)

[10J "Easily Testable Design of VLSI"， IPSJ， Japan， 30， 12， pp.1450-1493 (Dec. 1989).

[11J Nanya "Advances in Fault Tolerance Techniques"， IEICE， Japan， [IJ Self-Checking Processors， 73-9， pp.991-999 (Sep. 1990). [EJ Wafer-Scale Architecture， 73-10， pp目 1095-1102 (Oct. 1990)

[副 Fault Tolerance in Distributed Systerns， 73-12， pp目 1344

1351 (Dec. 199).

[制 Design Fault Toleranc巴， 74-

1

.

pp.74-81 (Jan. 1991).

[12J Tsuiki， Haga and Fukurnura "Sorne Properties of the AND-Inver-se Detecting Circuits for the Cornbinatorial Logic Circuits"， Trans. (A)， IEICE， Japan， J61-A， 6， pp.617-619 (June 1978).

[13J Haga， Fukurnura "On the Detecting Circuit for the Cornbinato-rial Logic Circuit"， Proc. Annual Convention， IEICE， Japan， 52

-) 円 ， t 円 t f n u υ 1 よ (

[14J Tsuiki， 8aga and Fukurnura "AND Inverse Detecting Circuits and its Extensions for the Cornbinatorial Logic Circuits"， Tech. Rep. Autornaton and Language， IEICE， Japan， AL78-89 (Mar. 1979). [15] Tsuiki. Haga "AND-Inverse Error Detecting Circuit for the

Cornbinatorial Logic Circuits"， IEICE， Japan， J73-A，

1

.

pp.112 120 (Jan. 1990)

[16] Tsuiki， Haga "AND-Inverse Detecting Circiut for the cornbi-natorial Logic Circuits"， Systerns and Cornputers in Japan， Scripta Technica Inc. (to appear)

[17] Tsuiki， Haga "Hardware-Typ巴 Coincidence Detecting Scherne

for the Cornbinatorial Logic Circuits --- ANDーInverse， Output-Side AND， ... Detecting Schernes"， 24th FTC Tech. Rep.， Japan (Jan目 1991)ー