アナログ回路用MOSFET特性と増幅器の小信号等価回路

(1)

アナログ回路用MOSFET特性と

増幅器の小信号等価回路

群馬大学

松田順一

第２７６回群馬大学アナログ集積回路研究会

2015年06月18日（木） 16:00〜17:30

1

(2)

概要

• MOSFET特性

• 強反転特性、飽和領域特性、弱反転特性、小信号等価回路

• 基礎定理・法則

• キルヒホッフの法則、テブナンの定理、ノートンの定理、重ねの理

• 増幅回路と等価回路

• ソース接地、ゲート接地、ドレイン接地、カスコード接続

• 増幅回路の周波数特性

• 出力側ローパス・フィルタ、遮断周波数、ミラー効果、入力側ローパス・フィルタ、ソース接地

とカスコード増幅回路の周波数特性

• 差動増幅回路利得

• 付録

2

(3)

ＭＯＳＦＥＴ構造とバイアス設定とI

_DS

-V

_DS

特性（強反転）

3 DS V SB V GS V  n n G S D B DS I 基板  p 空乏層反転層 4 GS GS V V  3 GS GS V V  2 GS GS V V  1 GS GS V V  0 VDS 飽和領域線形領域 DS I  T GS DS V V V'   飽和電圧

(4)

強反転のI

_DS

-V

_DS

電流式

4 SB V     0 1 2 1











2 ' ' , 2 DS DS DS DS T GS ox DS C V V V V V V L W I   _   _ 　  SB FB T V V V  



₀ 





₀  ' 2q



_sN_A C_ox



 ）　　　（ _t F



₀  2    6



_t  kT q

線形領域の電流式

飽和領域の電流式





' 2 ' , 2 DS DS T GS ox DS V V V V C L W I   　　　　　　    簡単のため α=1 として扱う。また、とする。 ' ox C L W _   素電荷量（）絶対温度）ボルツマン定数（熱電圧フェルミ電位基板不純物濃度基板誘電率基板バイアス係数フラット・バンド電圧閾値電圧ト容量単位面積当たりのゲー：移動度チャネル長チャネル幅 C 10 602 . 1 : : J/K 10 38 . 1 : : : : : : : : : : : 19 23 '     q T k N ε V V C L W t F A s FB T ox    

(5)

ＭＯＳＦＥＴ電流（飽和領域の特性）

5



 

2　







2　 2 1 2 GS T DS GS T DS V V V V V I       

飽和電流（飽和領域の傾き含む）

出力コンダクタンス（ソース・ドレイン・コンダクタンス）

ゲート相互コンダクタンス

飽和ドレイン電圧

DS DS DS o sd o I V I r g g        1 ov DS T GS Dsat I V V V       2 オーバードライブ電圧 : ov 



_GS _T



_DS GS DS m V V I V I g     2   











_{ }

_

DS DS T GS ox T GS ox T GS ox DS V L V V V C L W L L V V C L W V V C L L W I            _         1 2 1 2 2 2 ' 2 ' 2 '    



_GS _T



_c ox DS d ox c ox m V V WC I v WC WC g         ' ' max ' ' 　となる。　速度飽和がある場合、キャリアの飽和速度臨界電界, : : _d _max c v 

(6)

弱反転のlogI

_DS

-V

_DS

特性

6





t DS GS

n

I

d

dV

S



3 .

2 log

Swing

Gate



弱反転領域の式チャージ・シート・モデル強反転領域の式 DS I log j I log fixed : fixed : SB DS V V

Weak Moderate Strong

GS V M V V_T V_H





VGS VM n t



VDS t



　 t ox DS C n e e L W I 



' 1



2 (  )/(  ) 1   SB F F FB M V V V  2  2  SB F V n      2 2 1 　

弱反転領域の電流式

T M DS n V V DS e V V V I 



( GS T)/( t)　_,  ₀_.₁_V_,  t DS V V GS DS m I n V I g DS BS  1 ,    

ゲート相互コンダクタンス

q kT t  

(7)

MOSトランジスタ小信号等価回路

（簡易版）

7 gs

C

_gd bs

C

bd

C

gb

C

gs m

v

g

bs mb

v

g

sd

g

（G）

（D）

（B）

（S）

DS BS V V GS DS m

V

I

g

,





DS GS V V BS DS mb

V

I

g

,





BS GS V V DS DS sd

V

I

g

,





ゲート相互コンダクタンス

基板相互コンダクタンス

ソース・ドレイン・コンダクタンス

(8)

出力コンダクタンスとゲート相互コンダクタンス（飽和領域）

8 固定 : DS V DS

V

飽和領域線形領域 DS

I

0

固定 : GS V o DS DS sd DS DS r V I g V I _ 1      

_

_

T GS GS DS m GS DS V V V I g V I _ _       _ DS I  DS V  飽和領域





2　 2 GS T DS V V I    GS

V

DS

I

0

DS I  GS V  出力コンダクタンスゲート相互コンダクタンス T

V

(9)

ｇ

_ｍ

と

ｇ

_ｍｂ

の関係、

ｇ

_ｍ

と

ｇ

_ｓｄ

_の関係

9 ' ' 1 0

1

2

_ox b SB T SB m mb

C

n

dV

V

g

_

_

_

_

_











g_m g_mb ゲートソースドレイン空乏層基板 I_DS V_S V_D V_G V_B C'_ox C'_b F t F n





2 : 6 2 : 0 0 1    g_m g _sd ゲートソースドレイン空乏層基板 I_DS V_S V_D V_G V_B （DIBL)

(飽和領域：DIBLの場合)

L

t

V

g

_ox ox s DS T m sd



5 .

0 









g

_m

とg

_mb

の関係

g

_m

とg

_sd

の関係

(10)

強反転領域での容量

10

















































2 1 1 , , 1 2 2 1 , , 2 2 , , 1 2 1 , , 2 , ,

1

3

1

3

2

1

3

2

1

3

2

1

2

1

3

2

1

2 





























































































ox V V V B G gb gd ox V V V D B bd ox V V V D G gd gs ox V V V S B bs ox V V V S G gs

C

V

Q

C

V

Q

C

V

Q

C

V

Q

C

V

Q

C

D S G B S G B S G B D G B D G

ｿｰｽ側

容量

ﾄﾞﾚｲﾝ側

容量

ｹﾞｰﾄ～基板間容量

         ' ' ' , 0 , 1 DS DS DS DS DS DS V V V V V V  SB V    0 1 2 1







(11)

強反転領域での各容量の関係

11

V

_DS

またはV

_GS

が小さい場合

 

1 1 1 ' '         n dV dV g g C V C C C C C SB T m mb ox SB bc gd bd gs bs  V_S V_B V_G V_D N+ _N+ ゲート P型基板空乏層 C_gs C'_bc C'_ox C_ｂｄ C_ｂs C_ｇｄ g_m gm b ≒(α １-1)倍 C_gs C_gd C_bs C_gb C bd  ₁1倍    ₁1倍   Saturation Non-saturation 小信号容量 vs. V_DS (V_SB=0)

(12)

完全QS（Quasi Static）

MOSFET小信号等価回路

12

簡易版から追加

gb bg mx bd db mb gd dg m

C













gs C C_gd bs C C_bd gb C dt dv C_m gs dt dv C bs mb gs mv g sd

g

sd C dt dv C_mx gb bs mbv g g

i

d

i

s

i

b

i

（g）

（b）

（d）

（s）

lk kl o l K kl o K K kk

C

k

l

v

q

C

v

q

C















　一般に、

,

動作点での容量

(13)

非飽和領域での各容量

ｹﾞｰﾄ側容量

基板側容量

ｹﾞｰﾄ～基板間容量

ﾄﾞﾚｲﾝ～ｿｰｽ間容量

ﾄﾞﾚｲﾝ/ｿｰｽ容量

lk kl DS lk kl DS C C V C C V     の場合、一般に、の場合、 0 0









 

0

6

3

0

2

1

2

1

0

1 1 ' 1 '











mx mb m ox sd ds ox ss dd bg gb bb sb bs bd db SB bc gg bb gg sg gs gd dg ox ox gg DS

C

WL

V

C

WL

C

V

での容量





13

(14)

飽和領域での各容量









 





 





 

ox bg gb SB bc gs bs SB bc sg sb ox gs ox sg bd SB bc dg db gd ox dg DS DS C C C WL V C C C WL V C C C C C C C C WL V C C C C C C V V 1 1 ' 1 ' 1 ' 1 ' 3 1 3 2 1 5 2 1 3 2 5 2 0 15 4 1 0 15 4 0





                   　　　　　　　　　る。での容量は、以下とな









 

0

15

4

1

15

4

5

2

0

3

1

3

2

3

1

3

2

0

15

4

' 1 1 1 1 1 1 1 1



















_

_

















_









mx SB bc m mb ox m ox ss dd ox bb ox gg sd ox ds

C

WL

V

C



ドレイン側容量ソース側容量ｹﾞｰﾄ～基板間容量ﾄﾞﾚｲﾝ～ｿｰｽ間容量 14

(15)

各容量のV

_DS

依存性

15 V 2 with V, 9 . 0 , V 6 . 0 , V 5 . 0 0.5 ₀ 0    GS  T V V   C_dg C_db C_bg C_sd



₁1



倍   Saturation Non-saturation V_DS（V)

C

_dg

, C

_db

, C

_bg

, C

_sd

vs. V

_DS

（V

_SB

＝0）

Saturation Non-saturation C_m C_mb C_mx



₁ 1



倍 



C

_m

, C

_mb

, C

_mx

vs. V

_DS

（V

_SB

＝0）

(16)

16

キルヒホッフの法則

• キルヒホッフ電流法則（第１法則）

• 任意の接続点に流入（または流出）する電流の和はゼロになる。

• キルヒホッフ電圧法則（第２法則）

• 任意の閉回路の各枝路の電圧降下の和はゼロになる。

（注）電圧源による電圧上昇（負の電圧降下）も含まれる。（注）電流源による電流も含まれる。

0 



v

0 



i

⇒閉回路に沿っての仕事の積分がゼロ ⇒電流の連続性

(17)

キルヒホッフの法則の例

17 1

R

1

V

3

R

2

V

閉ﾙｰﾌﾟ１閉ﾙｰﾌﾟ２ 2

R

3

I

2

I

1

I

キルヒホッフ第１法則

0

3 2 1



I



I



I

キルヒホッフ第２法則

閉ループ１閉ループ２

0

2 2 2 1 1 1



R

I



R

I



V



V

0

3 3 2 2 2



R

I



R

I



V

1 3 3 2 2 1 2 3 1 2 1

2 R

R

V

R

V

R

I











1 3 3 2 2 1 2 3 1 3 1 2

R

V

R

V

R

I











1 3 3 2 2 1 1 3 2 1 3

2 R

R

V

R

I









(18)

18

テブナンの定理

r

V

内部抵抗

電圧源

電源

電源→内部抵抗ゼロの電圧源＋内部抵抗（電圧源に直列）

・電圧源：電源の出力開放時の出力電圧

・内部抵抗：電源の出力端子から見た抵抗

（電源内の電圧源→短絡、電源内の電流源→開放）

(19)

テブナンの定理の例

V

2 R

R

3

2 R

V

2 V

V

2 V

V

3

4 _V

3

4

0 V

3

4 R

V

5

4

0

19

＝

ＡＢの右側の電流は正しいがＡＢの左側の電流は正しくない。ＡＢ

(20)

20

ノートンの定理

r

I

内部抵抗

電流源

電源

電源→内部抵抗∞の電流源＋内部抵抗（電流源に並列）

・電流源：電源の出力短絡時の出力電流

・内部抵抗：電源の出力端子から見た抵抗

（電源内の電圧源→短絡、電源内の電流源→開放）

(21)

ノートンの定理の例

21

R

3

2 R

V

3

4

ＡＢ

R

V

2 R

3

2 R

V

3

4 R

V

5

4

ＡＢＡＢを短絡ＡＢの右側の電流は正しいがＡＢの左側の電流は正しくない。

R

V

2 R

3

2 R

ＡＢ

R

V

5

4

(22)

22

電圧源から電流源への変換

r

V

r

I

R

_R

o

I

_o

V

R

r

R

V

_o





I

R

r

rR

V

_o





電圧源

電流源

⇒

r

V

I



（電圧源の出力を短絡した時の電流 ⇒ 電流源の電流）

o o

V

電流源

電圧源



(23)

23

電流源から電圧源への変換

r

V

r

I

R

o

I

_o

V

R

r

R

V

_o





I

R

r

rR

V

_o





電流源

電圧源

⇒

V



Ir

（電流源の出力を開放した時の電圧 ⇒ 電圧源の電圧）

o o

V

電圧源

電流源



(24)

24

重ねの理

V

I

R

V

3 I

V

I

R

V

3 V

RI

3

2 I

3

2 I

3

1 R

V

3 RI

V

3

2

3 

I

R

V

3

1

3 

R

V

I

3

2 

線形回路多数の電源がある場合の電圧と電流個々の電源からの電圧と電流を加算

(25)

増幅回路：各接地による端子の役割

25 接地方式ゲート端子ドレイン端子ソース端子ソース接地入力出力固定電位（接地）ゲート接地固定電位（DCバイアス設定）出力入力ドレイン接地入力固定電位（電源）出力固定電位 ⇒ 交流信号に対し接地各入出力端子への電圧印加 ⇒ DCバイアス＋小信号 DCバイアス：MOSFETを飽和領域に設定小信号：線形扱い

(26)

26

ソース接地増幅回路

相互コンダクタンス

MOSFET飽和動作



GS T



D GS D m V V I V I g     2    ov D T GS Dsat I V V V       2 d O D I i I   out O D V v V   in GS v V  DD V L R













in m d d O in m O in T GS T GS T in GS D v g i i I v g I v V V V V V v V I              2 2 2 2 　   





d L out out O d L O d L O L DD d O L DD D i R v v V i R V i R I R V i I R V V              in L m out g R v v   L m in out R g v v A₀   

小信号成分

増幅度

DCバイアス＋小信号

(27)

27

ソース接地増幅回路の小信号等価回路

D DS D o o

I

V

I

r

g









1 出力コンダクタンス

o

r

in m

v

g

in

v

L

R

out

v





L o eff out eff out in m L o in m L o L o in m out

R

r

R

v

g

R

r

v

g

R

r

R

r

v

g

v

//

















ここで、

eff out m in out

_g

_R

v

A

₀





増幅度

(28)

28

ソース接地増幅回路の出力抵抗

on op on op on op out out eff out r r r r r r i v R  //    DD

V

out

i

固定電位

in

V

out

v

out



op

r

on

r

op

r

on

r

out

i

出力抵抗

in on op eff out r r R R  // //

次段の入力抵抗を無視できない場合

D eff out m I R g A₀   1 out

v

の場合、上記 eff out R D eff out D m I R I g  ,  1  in R

(29)

29

ゲート接地増幅回路

d O D I i I   out O D V v V   in S v V  DD V L R

固定電位

in L m out

g

R

v



L m in out

_g

_R

v

A

₀



小信号成分

増幅度













in m d d O in m O in T GS T GS T in GS D v g i i I v g I v V V V V V v V I               2 2 2 2 　







d L out out O d L O d L O L DD d O L DD D i R v v V i R V i R I R V i I R V V              GS V DCバイアス＋小信号

(30)

30

ゲート接地増幅回路の小信号等価回路

o

r

in m

v

g



in

v



L

R

out

v

in

v





in o m eff out in out in o m L o L out v r g R v v A v r g R r R v              1 1 0 　　 o

r

in

v

L R out

v

in mv g  電流源 o

r



gmro 1



vin out

v

L R o

r

in o mrv g in

v

out

v

電圧源 L R





L o eff out o m eff out in out in o m eff out out L out in m o out in R r R r g R v v A v r g R v R v v g r v v // 1 1 0                        　ここで、　　　　　

(31)

31

ドレイン接地増幅回路

d O D I i I   out O S V v V   in GS v V  DD V L R

















in out



O d d m



in out



m O out in T GS T GS T out in GS D v v g i i I v v g I v v V V V V V v v V I                  2 2 2 2 　   





d L out out O d L O L d O L S i R v v V i R I R i I R V        



_in _out



L m out

g

R

v





L m L m in out

R

g

R

g

v

A





1

0

小信号成分

増幅度

DCバイアス＋小信号

(32)

32

ドレイン接地増幅回路の小信号等価回路

o

r



_in _out



m

v

g







L eff out eff out m eff out m in out out eff out out in m R r R R g R g v v A v R v v g // 1 0 0        ここで、　　　 L

R

out

v

in

v

out

v

o

r



_in _out



m

v

g



_R

_L in

v

(33)

33

レベル・シフト回路

in

V

DD

V

out

V

I

ドレイン接地増幅回路の R

_L

⇒ 電流源







I

V

I

T in out T out in

2











だけ低下

から一定値

は

2 _















I

V

_out _in _T

(34)

34

出力抵抗の増大化

_{（ゲート電位固定＋ソースに抵抗接続）}

S

Z

out out

v

V



o

r

d D

i

I



固定電位

 gmidZS out v d i S Z o r









S o m o S m S o d out out d o S m S o o S d m d S o out

Z

r

g

r

Z

g

Z

r

i

v

R

i

r

Z

g

Z

r

Z

i

g

i

Z

r

v

















ドレインから見た出力抵抗 ⇒ g_mr_o（真性利得）× Z_S （ｿｰｽ側の抵抗） o r S Z out v d i o S d mi Z r g 小信号等価回路

(35)

35

カスコード増幅回路の出力抵抗

ゲート接地増幅回路

V

_out



v

_out 2 on

r

in in

v

V



r

on1



₂ ₂



₁ ,n mn on on out g r r R 

固定電位4

固定電位2

固定電位3

DD

V

出力抵抗増大 ⇒利得増大（60dB程度） M₂の真性利得



3 3



4 ,p mp op op out g r r R  M₁ M₂ M₄ M₃ 4 op

r

3 op

r

M₃の真性利得出力

抵抗

（nch-MOSFETとpch-MOSFETの並列抵抗） p out n out eff out R R R  _, // _, ソース接地増幅回路

(36)

36

アナログ解析基本素子パラメータと回路の関係

D DS D o I dV dI r  1 1          D GS D m I dV dI g   2 o

r

m

g

1

D

I

_D ov D Dsat I V     2

ダイオード接続MOSFET

ゲート・バイアス印加のMOSFET

基本素子パラメータ o

r

out

v

gs

v

out m gs mv g v g  m d out out m gs m d

g

i

v

g

v

g

i







1

d

i



ro ≫1 gm



out

v

d

i

o d out o d out

r

i

v

r

i

v







)

fixed

(

bias

V

)

fixed

(

bias

V

o

r

(37)

37

増幅回路のローパス・フィルタ特性

_{（出力端子側）}

eff out

R

out

v

R

outeff out

C

eff out

R

in

v

_in

v

_out

v

_in

v

_out out

C

out

C

in m

v

g

A

₀

v

_in

A

₀

v

_in dB 0  90 dB/dec 20 傾斜 0 A out m p eff out m u eff out out p C g R g R C    ₀ 0 , 1 _ _  u  0 p  log 利得位相 0 0 0 0 1 1 1 1 ) ( 1 1 p eff out m eff out out out eff out out in out in out eff out out out j R g R C j A A C j R C j v v A v A C j R C j v                    　　　  0  45 eff out m

R

g

A

₀





       in out v v log 20 dB) ( 利得となる角周波数電圧増幅利得が角周波数出力端子側の高域遮断 1 : : 0 u p   A₀ :直流増幅利得

(38)

38

高域遮断周波数と利得の電流依存性

0 p



out m u C g 



out DS out m p eff out m u

C

I

C

g

R

g









₀







 

 





（一定）    out DS DS out eff out m p eff out m p DS p C I I C R g R g A I A 1 1 2 2 0 2 0 2 0 2 0 0



 DS o eff out DS m

I

R

r

I

g



,



1 

電流：小

電流：大



log 0 A

利得（

d

B

）

小

大

大

小

大　　

電流：小







_p₀

,



_u

:



,

A

₀

:



DS DS DS eff out m

I

R

g

A

₀





1 





g

m





V

GS



V

T



2 

I

DS



0 利得高域遮断周波数

(39)

ミラー（Miller）効果の理解

39

C

2

DD

V

0

DD

V

0

DD

V

0

DD

V

0 C

2

入力側のみ電圧変化出力側のみ電圧変化



_DD



_DD initial C V CV Q  0  



_DD



_DD final C V CV Q  0  DD initial final total Q Q CV Q    2 入出力の両側で逆方向の電圧変化入力出力

(40)

40

ミラー（Miller）効果

in

V



C

V

A

V

_out







A





1 

A



C



1 

1 A



C

A









A



C C A 1 1 : 1 :   　容量出力端子から見た実効　容量入力端子から見た実効

入力

出力

入力

出力



in out







in in

C

V

C

A

V

Q















1 

A



C

V

Q

in in









1 

out in







out out

C

V

C

A

V

Q















1

1 



_out in

A

V





1 



V

_out

入力端子からCに流れ込む電荷

出力端子からCに流れ込む電荷



A



C

V

Q

out out

1

1 







(41)

41

増幅回路入力端子側のフィルタ特性と入出力間の信号伝播

gs

C

_out gd

C

out

R

out

C

out

R

gs

C



1 

A



C

_gd

A



A





1 A



C_gd C_gs  AC_gd 入力容量： gd i pi C AR 1   ：入力側高域遮断周波数入力出力入力出力ドレイン接地ソース接地＜ゲートの値： or pi  i

R

i

R

入力側フィルタ特性入出力間の信号伝播を介する電流ﾀﾝｽによる電流ﾄﾗﾝｽ･ｺﾝﾀﾞｸ C_gd in gd z in mv j C v g   gd m z C g   _z :ゼロ点

(42)

42

ソース接地増幅回路の周波数特性（ボード線図）

out eff out po gd m gd m z gd i pi C R C g C g C R A 1 , 1 1 , 1 0              eff out m

R

g

A

₀





_pi 



_z 



_poの場合 z



_po

log



                           po pi z eff out m j j j R g A        1 1 1 ) ( 利得

利得=20log|A|

dB

0 dB/dec

20 

dB/dec

20 

出力側遮断周波数：ゼロ点周波数入力側遮断周波数 : : po z pi    pi



(43)

43

カスコード増幅回路の遮断周波数

out

v

in

v

固定電位

入力端子での遮断周波数

（_{ミラー効果の影響小→高周波側へシフト}_）

点 X での遮断周波数

出力端子での遮断周波数

（_{出力抵抗大→高域遮断周波数を低周波側へシフト}_）                1 2 1 1 1 1 gd m m gs i pi C g g C R



1 M 2 M 2 1 0 m m

g

A





X DD

V

2 2 1 M Xからを見た抵抗： g_m 点 2 1 1 2 2 1 _gd _D _gs m m m pX C C C g g g          





gd out



eff cas out po C C R   2 , 1



_

_

1 2 2 , m o o eff cas out g r r R  の拡散容量：点X D C out

C

i

R

2 2 inx inx inx inx 1 m m inx g v R v i g i     X out v inx v inx m v g ₂  inx i ⇒小 0 2 1 ₁ 1 A g g m m    0 1 2 ₁ 1 1 A g g m m    せるの２ポール特性と見な　 ≪ 一般に、_pi_,_po _pX _pi_,_po

(44)

44

周波数特性比較

_{（カスコードとソース接地増幅回路）}

利得 =20log|A| log ω po



_po ｶｽｺｰﾄﾞ増幅器ｿｰｽ接地増幅器利得増大高域遮断周波数低下





eff _m



_o _L



out o o m eff cas out g r r R g r R R _,  ₂ ₂ ₁≫  ₁ ₁// 出力抵抗：  ・利得：カスコード増幅器≫ソース接地増幅器カスコード増幅器ソース接地増幅器・高周波（出力端子での）遮断周波数：カスコード増幅器≪ソース接地増幅器 ⇒高周波領域の周波数特性：カスコード増幅器≒ソース接地増幅器

0

高周波領域カスコード増幅器 ≒ソース接地増幅器

(45)

単独増幅器（ソース接地）の入力許容範囲

45 in

V

out

V

out

V

in

V

DD

V

T

V

バイアス

0

DD

V

DD

V

入力許容範囲出力範囲

入力許容範囲が狭い

入力出力

(46)

46

差動入力回路

_{（差動入力信号と電流）}





2 4 2 2 2 , 1 2 2 1 1 2 1 2 1 4 2 2 2 , 2 2 SS in SS in SS SS T GS T GS GS GS in I v I v I I I I V V I V V I I V V v



           in

v

1

I

₂ 1

M

₂ 2 1

I

_SS





SS

I

1

I

2

I

2

SS

I



SS

I

2 

2 I

_SS



2 0 2 , 1 2 , 1 SS v in m I v I g in



     

差動入力信号（電圧）

in SS SS v I I I 2 2 2 , 1



   ) : for , (I₁_,₂  v_in v_in 小ゲート相互コンダクタンス _{差動増幅にすると単独増幅} より広い入力範囲で線形

(47)

47

差動増幅回路

_{（差動入力信号の電圧利得）}

1

I

₂ 2 M 1 M 3 M M₄ 1

I

2 1

I

i

_out





DD

V

SS

I

2

in CM in

v

V

v







2

in CM in

v

V

v







02 04 // r r R_outeff 



r₀₄ // r₀₂



g v v A _md in out DM    in

v

 in

v

i

_out md

g





_







_md _in _in out

g

v

i





SS v in v in out md

I

v

I

v

i

g

in in

















 

0 2 1 0

出力抵抗

差動入力信号の電圧利得

電流

ミラー回路

(48)

参考文献

1. 谷口研二, CMOSアナログ回路入門, CQ出版社, 2005.

2. Behzad Razavi, Design of Analog CMOS Integrated Circuits, McGraw-Hill, New York, 2001.

3. R. Jacob Baker, CMOS: Circuit Design, Layout, and Simulation (IEEE Press Series on Microelectronic Systems) Third Edition, Wiley-IEEE Press, New Jersey, 2011.

4. David A. Johns and Ken Martin, Analog Integrated Circuit Design, John Wiley & Sons, 1996.

5. Phillip E. Allen and Douglas R. Holberg, CMOS Analog Circuit Design Second Edition, Oxford University Press, 2002.

48

アナログ回路

1. Yannis Tsividis, Operation and Modeling of the MOS Transistor Second Edition, McGraw-Hill, New York, 1999.

2. Yannis Tsividis and Colin McAndrew, Operation and Modeling of the MOS Transistor Third Edition, Oxford University Press, New York, 2011.

3. Yuan Taur and Tak H. Ning, Fundamental of Modern VLSI Devices, Cambridge University Press, Cambridge, 1998. 4. Yuan Taur and Tak H. Ning, Fundamental of Modern VLSI Devices Second Edition, Cambridge University Press,

Cambridge, 2013.

(49)

付録

• OPアンプの構成要素

• OPアンプの仮想短絡と電圧フォロア

• OPアンプの反転増幅回路と非反転増幅回路

• 降圧型DC-DCコンバータのアナログ制御

49

(50)

50

OPアンプの構成要素回路

G

A



差動増幅器利得段出力バッファ・ソース接地増幅器・ソース接地増幅器・ゲート接地増幅器・ドレイン接地増幅器（ソース・フォロワ） ⇒出力端子に負荷抵抗や大容量がある場合（ミラー容量なし）・ソース接地増幅器位相補償容量・差動増幅器（広入力範囲、高利得、高入力インピーダンス確保）・利得段_{（大きな利得確保）} ・出力バッファ_{（大きな負荷を駆動）} 入力

A

D 出力集積回路内部では出力バッファがない場合が多い

A

OPアンプ

(51)

51

OPアンプの仮想短絡と電圧フォロア

 in V out V

A

帰還回路  in V 入力出力



 _ 



 _in _in out AV V V   A   _ in in V V → 仮想短絡







      _in _out _out _in out V A A V V V A V 1   A   _in out V V → 電圧フォロア（ユニティ・ゲイン）  in V out V  in V 入力出力

A

入力の仮想短絡

入出力の電圧フォロア（追従）

(52)

52

OPアンプ

（反転増幅回路と非反転増幅回路）

 in V out V

A

 in V 1

R

2

R

入力出力 1

I

2

I

in V in out out in V R R V I R V I R V             1 2 2 2 1 1 2 1 , I I V V_in  _in  

反転増幅回路

非反転増幅回路

入力 out V 出力  in V  in V 1

R

1

I

2

R

2

I

in V in out in out in V R R V V I R V I R V               1 2 2 2 1 1 1 2 1 , I I V V_in  _in  

A

(53)

降圧型DC-DCコンバータのアナログ制御

53 0 dTs Ts 2Ts t

)

(t

v

_saw

)

(t

v

_c M V コンパレータノコギリ波発生回路

)

(t

v

_c (t) ) (t  0 t 0 0 コンパレータ降圧型DC-DCコンバータ誤差アンプ出力センサゲート・ドライバ ) (t v_c 参照電圧ﾉｺｷﾞﾘ波