簡易ロジックエディタによる回路設計
Verilog HDL による回路設計記述
... ブロックが { } じゃなくて begin end なぐらいの違い 抽象度は回路図より少し上ぐらいの気持ちで レジスタ転送レベル : レジスタ間の論理を記述 「テキストでブロック図を書く」つもりで どんな回路が合成されるかイメージを持って書く ...
24
マイクロ波回路シミュレータの導入による高周波回路授業の実践
... 図 1 反射係数とインピーダンスとの関係， 線路を介した負荷のインピーダンス しかし， MWO を含む複数の製品群から成るエデュケーシ ョンパッケージについて，教育機関向けとして，一定の要 件を満たすことを条件とした無償提供制度が一昨年頃より 新設 (15) された．この制度を利用することにより，費用面で の心配をすることなく，市販品と同一機能を持つマイクロ 波回路シミュレータを授業での教育目的で利用することが ...
6
TINA-TITMによるオペアンプ回路設計入門 (第５回) 1.2 半導体素子 (MOSFET)
... 1974 年には IBM のロバート・デナードがスケーリング則を発表し MOSFET のサイズを縦、横、高さ方向をそれぞれ ⁄ に 電圧を ⁄ にすれば回路動作が保証され、スイッチング速度は 2 倍に消費電力は ⁄ となることを示ました [29] 。これは 1970 年 代から現在に至る CMOS-LSI の基礎となりました。 CMOS-LSI の低電源電圧化に伴い、標準ロジックも表 1.2.5 ...
27
電子回路ｼﾐｭﾚｰﾀを用いたﾄﾗﾝｼﾞｽﾀ回路設計1
... 電子回路ｼﾐｭﾚｰﾀを用いたﾄﾗﾝｼﾞｽﾀ回路設計 これをベース･コレクタ間容量 Cbc とベース直列抵抗 rb として広域の遮断周波数 fch を 求めます。式中の Av はシミュレーション結果の 37.1dB（約 71 倍）を適用しました。 シミュレータのトランジスタモデルでは、ベース･コレクタ間容量 Cbc をベース-コレク タゼロバイアス空乏容量 CJC が、ベース直列抵抗 rb ...
153
回路シミュレータ/MATLABリンク~詳細回路設計におけるシステムレベル検証~
... 機能④：PSpice向けモデル生成 SimulinkからＣコード生成＋DMI向けラッパーコード（カスタマイズ機能) ＜新機能＞ 別部署のエンジニアがMATLAB/Simulinkで作った制御モデルを Cコードに変換してPSpice環境に取り込む機能を活用することで、 PSpice環境だけで制御と回路を含む動作の検証ができる。 ...
45
アナログ回路設計のコツ
... 9 バイナリウェイト(分銅）を用いる化学天秤と同じ原理。バイナリ荷重を持つ分銅がDAC相当、 測定物と分銅の重さを比べるのが比較器（コンパレータ）。分銅を乗せかえる動作が逐次比較ロジック。 速度と精度のバランスが良く、必要チップエリアが小さく汎用ADCに最も多く使用される方式 ...
57
アナログ回路設計のコツ
... ロジック、アナログ、メモリ機能を１チップに集積 MPU MCU 汎用IC/LSI：幅広い分野で汎用的に使用可能な半導体。MPU、DRAMやNANDラッシュメモリなど ASSP：特定分野で使用されるカタログ品。デジタルテレビ用やスマホ用LSIなど ASIC：カスタム半導体。完全なカスタム品とASSPも含む場合もある。 ...
55
アナログ回路設計のコツ
... ロジック、アナログ、メモリ機能を１チップに集積 MPU MCU 汎用IC/LSI：幅広い分野で汎用的に使用可能な半導体。MPU、DRAMやNANDラッシュメモリなど ASSP：特定分野で使用されるカタログ品。デジタルテレビ用やスマホ用LSIなど ASIC：カスタム半導体。完全なカスタム品とASSPも含む場合もある。 ...
49
ディジタル電子回路 設計演習課題
... 24時間時計の仕様（設計例） 入力信号 クロック（ CLK）として100MHzを入力 リセット（ RSTN）は初期リセット（内部状態の全クリア） SETHにより時カウンタの時刻合わせ（1秒毎に＋１） SETMにより分カウンタの時刻合わせ（1秒毎に＋１） SCLRにより秒，0.1秒，0.01秒のリセット ...
26
ハードウェア記述言語を用いた行列演算専用回路設計
... 第 2 章 設計方法と使用装置 2.1 設計方法 本研究において VHDL による回路設計の流れ図を図 2.1 に示す．まず PeakFPGA という VHDL エディタ で回路機能 を記述し，HDL ファイル (*.vhd) を作製する．もし，VHDL 構文 ...
73
アナログ回路の設計 評価技術 ( オペアンプ編 ) 2D341 9/27( 木 ),28( 金 ) 11,000 円 LTspice オシロスコープほか オペアンプを用いたアナログ回路の設計 開発の効率化 改善をめざして シミュレーショ ンツールを利用したアナログ回路の設計技術とその評価技術を習得し
... 2D141 H31.1/17(木)，18(金) 9:15～16:15 筆記用具 パソコン、インターフェイス（ｺﾝﾃｯｸ：DIO-24DY-USB）、 自作入出力ユニット、表計算ソフト（MS：ExceIVBA） パソコンと汎用DIOインターフェースを持ちいた電圧信号の入出力技術を習得することを目 的としています。汎用のパソコンと表計算ソフトに添付されているマクロ言語（Basic）を使 ...
17
コスト縮減を計ったプレジャーボート簡易浮桟橋の設計
... 今回の業務完了後に、本事業で浮消波堤に使用したモノコックタイプの浮体を用いて、よ り消波機能を増すための試みとして、同浮体に可変式水中制御板付（穴あり及び穴なし制御 板）消波装置を設け、東海大学海洋学部臨海実験所にて応用的試験を実施した。 浮体による消波性能の確認のため、2 次元造波水槽による模型実験・反射率及び透過率の変 化を観察した。本実験は，ゼニヤ海洋サービス株式会社製浮桟橋「ユニット X」を，浮体式消 ...
7
目次 1. 基本方針 重要部品の入手確認と代替品の検討 仕様 回路構成検討 回路設計 筺体 電源回路ブロック図 電源トランスの容量確認 パワーアンプ部 発振対策...
... まず、初段の定電流回路の抵抗値 620Ωを 750Ωに変更し、定電流を 2.3mA から 2.10mA に変更した。 続いて調整に入ったところ、サーミスタの調整の前に問題がおきた。VR2 を回しても、全く Io 流れない。 No.209 DC パワーアンプの後編(2010 年 9 月号)の P35[図 19(b)]の Ic5-IK,Ic4-IK が流れず、RB に VI1,VI2 の電圧が生じない。いや、生じているのだが ...
51
第3四半期報告書 財務業績情報：有価証券報告書|エヌエフ回路設計ブロック
... 当社は、「独創的な製品開発を通じて社会に貢献し、信頼される企業となること」をヴィジョンとして掲 げ、中長期的な観点から、技術開発力の向上、営業力の強化、コスト競争力の改善に取り組むとともに、新 規事業による事業規模拡大、海外市場の開拓強化等を通じて持続的な成長・発展を図っています。 また、そのためにはコーポレート・ガバナンスの充実が重要な経営課題という認識のもと、倫理行動規範 ...
23
第1章 TINA-TIによる電子回路解析の基本 1.1 電気回路の基礎と受動素子
... TINA-TI は “SPICE3 バージョン 3F5” と互換性がある先進の解析アルゴリズムを採用しています。回路図の入力から解析 データのプロットまでを、シンプルで直感的な GUI (graphical user interface) を通して実行できるため、最小限の時間で操作 方法を習得することができます。仮想実験室とも言える TINA-TI の解析環境は、アナログ回路の動作検証のみならずシステム ...
16
まえがき この Circuit Viewer による電子回路シミュレーション演習用マニュアル は 電子回路シミュレータ Circuit Viewer Ver.3.0 の基本操作と演習方法をアナログ回路を使って説明しています Circuit Viewer とは アナログ回路やディジタル回路の電子回路シ
... このマニュアルは、入門者にも「分かりやすく」を目標に、次の点に留意しています。 （１） 一つの基本コマンドについて、使用方法の一つ一つを丁寧に解説しています。 （２） わかりにくいところは、多くのカラー画像を入れて説明しています。 このマニュアルは 4 章の基本問題と追加演習で構成されています。それぞれ次のような構成になってい ます。１章では Circuit Viewer ...
27
レイアウト・エディタ 操作手引書
... L-Edit で標準のルールをダイアログボックスにおいて簡単に設定できます。希望によって、複 雑なルールを作成するために、ここで作った標準ルールを Calibre 形式の DRC ファイルにエキスポ ートし HiPer 機能の DRC ルールエディタまたはテキストエディタで編集し、ファイルとして利用 することもできます。一旦ファイルにエキスポートしたルールをこのダイアログボックスにイン ...
63
書き換え可能なゲート素子を持つデバイスを用いた行列計算専用集積回路の設計
... まず、 PeakVHDL というソフトウェアで VHDL により回路機能を記述した HDL ファイル (*.vhd) というファイルを作成する。そして、構文解析と機能検証を行なう。 もし、 VHDL 構文の記述がおかしければ、コンパイル中にエラーメッセージが出る。 その場合は正しい文章に書き直し、再度コンパイルする。そして、この機能検証を実 行するために、テストベンチをおこなう。これは、デバイスの入力ポートにデータを ...
175
Quartus II はじめてガイド - 回路図エディタの使い方
... Auto Fit 後 5-2.2. I/O の接続（配線）（ワイヤ・ライン / バス・ライン） ブロック・ダイアグラム・シンボル間の I/O ポートを接続するには、ワーキング・シート左端のツール・バーにあるコンジット・ノー ドタイプ を活用して接続します。このコンジット・ノードには、複数の信号を登録することができます。そのため、本来はブロッ ...
22
Quartus II はじめてガイド - 回路図エディタの使い方
... ブロック・ダイアグラムで作成したシンボルにおいて、シンボルに登録した情報から下位のデザイン・ファイ ルのテンプレートを生成することができます。生成可能な入力フォーマットは、AHDL （.tdf）、回路図 （.bdf）、 VHDL （.vhd）、Verilog HDL （.v） の 4 タイプです。 ① ブロック・ダイアグラム・シンボルを選択し、右クリックのプルダウン・メニューより “Create Design File ...
25