活動プロセッサの制約
AM571x Sitaraプロセッサシリコン・リビジョン2.0 datasheet (Rev. G)
... Neon™拡張機能を持つシングルコアのArm Cortex-A15 RISC CPUと、TI C66x VLIW浮動小数点DSPコアによ り、プログラムが可能です。Armプロセッサにより、開発者は制御機能と、DSPおよびコプロセッサ上でプログラムさ れるビジョン・アルゴリズムとを分離して、システム・ソフトウェアの複雑性を低減できます。 さらに、TIはArmおよびC66x ...
398
Vivado Design Suite ユーザー ガイド: 制約の使用
... UCF 制約の XDC への変換 お読み く だ さ い: 重要な法的通知 本通知に基づいて貴殿ま たは貴社 (本通知の被通知者が個人の場合には 「貴殿」、 法人その他の団体の場合には 「貴社」。 以下同じ ) に開示 さ れ る 情報 (以下 「本情報」 と いい ます) は、 ザ イ リ ン ク ス の製品を選択およ ...
183
内容概要本論文では 割込みの目的や原理を理解するとともに ハード / ソフト協調学習システムを用いて割込みプロセッサを設計することで ハードウェアとソフトウェアの両方の観点から知識を得ることを目的とし Verilog HDL によるシングルサイクルの割込みプロセッサを設計した 設計したプロセッサは
... LSI の小型化、軽量化と高速化、そして低消費電力 化が可能となった。携帯電話、自動車、カーナビゲーションシステム、炊飯器、信号機、 エレベータ、自動販売機、デジタルカメラ、テレビ、ゲーム機、複写機などに挙げられる 組み込み機器は、いずれもハードウェアとソフトウェアから構成されている。これら組み 込み機器の普及は、これからも広がっていくことが確実視されている。そして要求される ...
39
インテル(R) Itanium(R) 2 プロセッサ・ハードウェア・デベロッパーズ・マニュアル
... 2 プロセッサは、内部温度センサを使用して、 致命的な加熱状態から保護される。このセンサは、偽りのトリップが発生しないように、通常の 動作温度より十分に高い温度に設定される。プロセッサが温度トリップ状態に移行すると、デー タは失われる。この状態は、THRMTRIP# ピンのアサートによってシステムに通知される。この信 ...
82
I2Cコントローラ、ハード・プロセッサ・システム（HPS）のテクニカル・リファレンス・マニュアル（TRM）
... I 2 C コントローラがスレーブ・トランスミッタとして動作しているときにのみ、この モードが発生します。リモート・マスタがスレーブ・トランスミッタによって送信 されたデータを認識しており、スレーブの TX FIFO 内にデータが存在しない場合、I 2 C コントローラは、リード・リクエストの割り込み（RD_REQ）を発生してデータがリ モート・マスタに送信される前に TX FIFO ...
26
Telechips社(韓国)製プロセッサ（ARM9、ARM11）の開発ツールを
... MPEG1/MPEG2/MPEG4/H,264/VC-1/RV/JPEG のビデオコーデック など、多彩な AV コーデックライブラリーをサポートしています。また高性能 3D グラフィックアクセラレー ターを内蔵してダイナミックなグラフィック効果を発揮するなど強力なマルチメディア機能を有しており 次世代 GUI の体現を可能にします。またカメラ機能、デュアルモニター・デュアル HD デコードなどマルチ ...
5
ハードウェア記述言語を用いた行列計算専用プロセッサの設計
... シミュレータが回路の中で起こる現象の全てをカバーすることができないため， シミュレーション段階で得られる結果と，回路の実際の動作の間にしばしば相違が ある．従って， EDIF ファイルにもとづいて集積回路を製造した後，その集積回路 に対してテストを行なわない限り設計を完全に検証することができない．しかし， ...
89
NANDフラッシュ・コントローラ、ハード・プロセッサ・システム（HPS）のテクニカル・リファレンス・マニュアル（TRM）
... は、使用可能なプレーン数 の倍数としてのページ合計を示しており、ブロック・アドレスはプレーン・アライ ンメントされている必要があります。これによってブロック・アドレスがデータの 各ページ・サイズ単位でインクリメントされている間、ページ・アドレスが一定に 保持されます。すべてのプレーンからの読み出しが終わると、NAND フラッシュ・コ ...
36
Vivado Design Suite チュートリアル : 制約の使用
... Vivado のプロジェクト モー ドで制約セットに追加したり、非プロジェクト モードで read_xdc コマンドを使用し、メモリに同じファイル を直接読み出すことができます。プロジェクト モードおよび非プロジェクト モードの詳細は、『Vivado Design Suite ユーザー ガイド : デザイン フローの概要』 (UG892) を参照してください。Vivado でフ ...
26
HardCopy IIデバイスのタイミング制約
... HCell の使用によ り、Stratix II ALM ブロック内のプログラマブル配線マルチプレクサ （MUX）が不要になっています。これによって、Stratix II デバイスから の ALM ファンクションの実装に必要なロジック・レベル数が減少しま す。その結果、Stratix II FPGA でレジスタ間パスにおける ALM に関連 ...
26
富士通SPARC64 VII プロセッサ
... ア ウ ト ・ オブ ・ オーダで実行し た結果は、 すべて ソ フ ト ウ ェ アか ら 見えない作業用レ ジ ス タ であ る GUB、 FUB に一旦 格納し ます。 プ ロ グ ラ ムの順序性を保証する ために、 GPR や FPR な どのレ ジ ス タや メ モ リ は、 コ ミ ッ ト ス テージでプ ロ グ ラ ム命令順序に従っ て ( イ ン ・ オーダで ) 更新し ます。 さ ら に、 PC をは じ ...
13
インテル(R) Itanium(R) 2 プロセッサ・リファレンス・マニュアル：ソフトウェアの開発と最適化
... に相当するパフォーマンス の向上を達成した。このような分析を行うには、キャッシュ・ミス、分岐の予測ミス、TLB ミス などのマイクロアーキテクチャ上の「ミス・イベント」に対応する命令 / データ・アドレスを特定 する必要がある。これらのアドレスは、シンボル・テーブルまたはコンパイラの注釈を使用して、 ...
190
プロセッサ メモリ パリティ エラー（PMPE）
... TAC Service Request Tool （ 登録ユーザ専用 ）を使用してアップロードします。 Service Request Tool にアクセスし、サービス リクエストに関連情報を一緒 に送り、メッセージの件名にサービス リクエスト数を記入して [email protected] に送信できなければ。 注: ...
6
HP-UX（Itaniumプロセッサファミリアーキテクチャ）版SAS 9.1.3 使用上の注意点
... Service Pack 4 では、elssrv および sasauth にメンテナンスが必要であり、これらのファイルのみが 新しいディレクトリに送られることに注意してください。以前のバージョンの UNIX Foundation イ ンストーラのように、インストール後の処理において rootuid パスワードを使用することにより、通 ...
7
RIETI - 無形資産投資における資金制約
... 果である。産業ダミーは産業小分類（３ケタ）である。投資及びキャッシュフローは、 期首（前期末）の総固定資産額（有形固定資産＋無形固定資産） K it-1 で除して標準化 している。無形固定資産投資のデータがアベイラブルなのが 2006 年度以降なので、推 計期間は 2006 年度～2009 年度の４年間である。トービンのｑやキャッシュフローを ...
25
Vivado Design Suite ユーザー ガイド : エンベデッド プロセッサ ハードウェア デザイン (UG898)
... • マスター ポート発行能力 : 8 読み出し、8 書き込み • スレーブ ポート ID 幅 : 6 • スレーブ ポート許容能力 : 8 読み出し、8 書き込み これらのインターフェイスは、マスター インターコネクトおよびスレーブ インターコネクトのポートに直接接 続されます。 FIFO バッファーをエラボレートしてパフォーマンスおよびスループットを増加する AXI_HP とは異なり、追加の ...
109
Vivado Design Suite ユーザー ガイド: エンベデッド プロセッサ ハードウェア デザイン (UG898)
... ス の限定的保証の諸条件に従 う こ と と な る ので、 ...ス の販売条件を参照 し て く だ さ い。 IP コ アは、 ザ イ リ ン ク ス が貴殿ま たは貴社に付与 し た ラ イ セン ス に含まれ る保証 と 補 助的条件に従 う こ と にな り ます。 ザ イ リ ン ク ス の製品は、 フ ェ イ ルセーフ と し て、 ま たは、 フ ェ イ ルセーフ ...
157
Vivado Design Suite ユーザー ガイド: エンベデッド プロセッサ ハードウェア デザイン (UG898)
... UART の操作は、 コ ン フ ィ ギ ュ レーシ ョ ン レ ジ ス タおよびモー ド レ ジ ス タ で制御 さ れます。 FIFO の ス テー ト 、 モデ ム信号、 その他の コ ン ト ロ ー ラ ー フ ァ ン ク シ ョ ンは、 ス テータ ス、 割 り 込みス テータ ス、 モデム ス テー タ ス レ ジ ス タ を使用 し て読み出 さ れます。 コ ン ト ロ ー ラ ...
156
Niosエンベデッド・プロセッサ プログラマ・リファレンス・マニュアル ver.1.1 Mar01
... TRAP の直後に続く命令のアドレスは、%o7 に格納 されます。 %o7 の値は、変更なしで TRET のリターン・アドレスとして使用す るのに適しています。 TRAP のリターン・アドレスの規則は、BSR/CALL とは異 なります。これは TRAP ...
116
ハード・プロセッサ・システム (HPS)のテクニカル・リファランス・マニュアル (TRM) 、第12章：クワッドSPIフラッシュ・コントローラ
... SRAM のサイズは、クワッド SPI コントローラが外部マスタから受信できるデータの 量を制限することができます。 SRAM がライト・アクセスの時点でフルになっていな い場合、データは最小レイテンシで SRAM にプッシュされます。外部マスタが SRAM が受け可能なより多くの SRAM にデータをプッシュすると、クワッド SPI コント ...
22