• 検索結果がありません。

回路設計での

アナログ回路設計のコツ

アナログ回路設計のコツ

... オーバーサンプリング、ノイズシェーピング、デジタルフィルタ、デシメーションなど ・CMOS化に適したAD変換方式、低消費電力、低コスト ・高分解能(~24bit)、優れた微分直線性(DNL) ・高分解能、自己&自動キャリブレーションが活きるシグナルコンディショニング分野や 高分解能、高ダイナミックレンジを活かした音声帯域やオーディオ分野へ応用に最適 ...

57

第3四半期決算短信 財務業績情報:決算短信|エヌエフ回路設計ブロック

第3四半期決算短信 財務業績情報:決算短信|エヌエフ回路設計ブロック

... このような経営環境下、当社グループにおきましては、新製品拡販、ソリューション提案や蓄電システム を含めた新規事業領域へ取り組みを進めてきました。またコスト競争力向上および新規事業領域増強た め生産体制整備に努めました。 ...

10

目次 1. 基本方針 重要部品の入手確認と代替品の検討 仕様 回路構成検討 回路設計 筺体 電源回路ブロック図 電源トランスの容量確認 パワーアンプ部 発振対策...

目次 1. 基本方針 重要部品の入手確認と代替品の検討 仕様 回路構成検討 回路設計 筺体 電源回路ブロック図 電源トランスの容量確認 パワーアンプ部 発振対策...

... VI1,VI2 電圧が生じない。いや、生じているだが 0.3V マイナス電圧ある。試しに二段目定電流回路を off にして 8Ωアンプと同じ状態にしてみると、電流が流れ電圧が生じる。二段目から必要な電流(3mA ×2)が供給できていないだ。そこで、二段目定電流回路正しく 2mA ...

51

ハードウェア記述言語を用いた行列演算専用回路設計

ハードウェア記述言語を用いた行列演算専用回路設計

... “メニュー” “ファイル” を選択 22 • 下ウインドウが表われたら,右クリックを押して”Add Module” を選択,ダイアログ ボックスが表われたら,”The Project has not been ...と出てくる ,”OK” ...ファイルはプロジェクトファイルなので,例えば内積 プログラムを作る時は ...

73

書き換え可能なゲート素子を持つデバイスを用いた行列計算専用集積回路の設計

書き換え可能なゲート素子を持つデバイスを用いた行列計算専用集積回路の設計

... を使うこと、 1000 次以上行列計算がおこなえ、分子軌道計算など科学計算な ど使用が可能となる。 浮動小数点演算器については、加算器、乗算器、除算器、平方根計算器 4 つがあ るが、これらうち、乗算器と除算器に関しては、指数部と仮数部に分離して計算を ...

175

TINA-TITMによるオペアンプ回路設計入門 (第5回) 1.2 半導体素子 (MOSFET)

TINA-TITMによるオペアンプ回路設計入門 (第5回) 1.2 半導体素子 (MOSFET)

... ポケット・インプラント処理は、MOSFET ドレイン電流フリッカ雑音、ボディ効果、スレッショルド電圧偏差などを増やす 副作用があるため、アナログ MOSFET と I/O MOSFET ではマスク処理を行いポケット・インプラントを回避しています。 ダイナミックレンジが広い回路やモータードライバーなどは高い電源電圧が必要です。ゲート長 ...m CMOS プロセスは ゲート絶縁膜 (SiO ...

27

PLL アン ドゥ トロア 3 部作の構成 1. PLL( 位相ロック ループ ) 回路の基本と各部動作 2. 設計ツール ADIsimPLL(ADIsimCLK) を用いた PLL 回路構成方法 3. PLL( 位相ロック ループ ) 回路でのトラブルとその解決技法 2

PLL アン ドゥ トロア 3 部作の構成 1. PLL( 位相ロック ループ ) 回路の基本と各部動作 2. 設計ツール ADIsimPLL(ADIsimCLK) を用いた PLL 回路構成方法 3. PLL( 位相ロック ループ ) 回路でのトラブルとその解決技法 2

... 伝達関数 として K P ⇒ mA/rad(電流/位相)が得られる 位相差に比例:理論解析は「周波数差」なく「位相差」に着目する 位相差量 (周波数差を積分したもの) パルス幅に応じた ...

37

. ディジタル回路設計を始める前に 2

. ディジタル回路設計を始める前に 2

... そのものはアナログ です。  そのアナログ電圧に、一定基準電圧 ( スレッショホールド 電圧 )を設けて、その 基準電圧よりも電圧が高いか低いか、 2 進数0か 1 かを判定するようにしたものが、ディジタル回 ...

88

アナログ回路の設計 評価技術 ( オペアンプ編 ) 2D341 9/27( 木 ),28( 金 ) 11,000 円 LTspice オシロスコープほか オペアンプを用いたアナログ回路の設計 開発の効率化 改善をめざして シミュレーショ ンツールを利用したアナログ回路の設計技術とその評価技術を習得し

アナログ回路の設計 評価技術 ( オペアンプ編 ) 2D341 9/27( 木 ),28( 金 ) 11,000 円 LTspice オシロスコープほか オペアンプを用いたアナログ回路の設計 開発の効率化 改善をめざして シミュレーショ ンツールを利用したアナログ回路の設計技術とその評価技術を習得し

... 2D032 筆記用具 ・PLC(三菱電機Qシリーズ)・自動搬送装置(P&P、ベルトコンベア) 8/2(木),3(金) 9:15~16:15 PLC(プログラマブル・ロジック・コントローラ)は、生産設備における自動化システムをは じめ幅広い分野に使用されています。当セミナーは、PLC基本回路をはじめ、ピック&プレ ...

17

PLL アン ドゥ トロア 3 部作の構成 1. PLL( 位相ロック ループ ) 回路の基本と各部動作 2. 設計ツール ADIsimPLL(ADIsimCLK) を用いた PLL 回路構成方法 3. PLL( 位相ロック ループ ) 回路でのトラブルとその解決技法 2

PLL アン ドゥ トロア 3 部作の構成 1. PLL( 位相ロック ループ ) 回路の基本と各部動作 2. 設計ツール ADIsimPLL(ADIsimCLK) を用いた PLL 回路構成方法 3. PLL( 位相ロック ループ ) 回路でのトラブルとその解決技法 2

... ーその 3ー Agenda 3 Analog Devices Proprietary Information 1. PLLがロックしない 2. ロックが時々はずれる/ノイズっぽい 3. PLL生じるリファレンス・リーク・ノイズ 4. 部品選定やレイアウト改善特性改善 5. SSBノイズレベルを低くしたい ...

42

回路設計 WEBラボ:高速差動アンプの構築とそこで生じた負性抵抗の解析

回路設計 WEBラボ:高速差動アンプの構築とそこで生じた負性抵抗の解析

... 結果的には、 Vo 端子から帰還させるか、FB 端子から帰還させ るかは大きな問題はなく、発振したりしなかったりという は、回路として条件によるものが大きかったわけでした。 ともあれ、まずは「どんなもんだ?」という訳、手始めとし てシングル・エンドシミュレーションしてみました。使用し た SPICE ...

12

回路設計 WEBラボ:正弦波をA/D変換し窓関数なしに打ち切ってFFTしてみると

回路設計 WEBラボ:正弦波をA/D変換し窓関数なしに打ち切ってFFTしてみると

... MATLAB シミュレー ションしてみた 正弦波サンプリングを、① FFT 時間長連続(正確にはサン プリングされた波形オシリとアタマが連続)あるときと、 ② 波形途中打ち切られた場合(正確にはサンプリングされ た波形オシリとアタマが連続になっていない)差異につい ...

9

2019 年 5 月 30 日 報道機関各位 東京工業大学広報 社会連携本部長佐藤勲 シンプルで万能なカオス的振動回路を設計 - 小型で効率的なデバイスを実現 - 要点 シンプルながら万能なカオス信号を生成する手法を発見 アナログ CMOS 集積回路技術により小型なカオス信号生成回路を実現 今後は応

2019 年 5 月 30 日 報道機関各位 東京工業大学広報 社会連携本部長佐藤勲 シンプルで万能なカオス的振動回路を設計 - 小型で効率的なデバイスを実現 - 要点 シンプルながら万能なカオス信号を生成する手法を発見 アナログ CMOS 集積回路技術により小型なカオス信号生成回路を実現 今後は応

... 2 回路 CAD レイアウトと回路基板写真。この集積回路は約 200×100 μm サ イズ微小な「細胞」として設計され(左) 、最初試作は必要となる補足機能が備えられ たテスト基板上に搭載された(右) 。 ...

5

ラジオで学ぶ電子回路 - 第1章 ラジオの電波

ラジオで学ぶ電子回路 - 第1章 ラジオの電波

... ●線状アンテナ アンテナ理論はとても複雑です。詳しくはアンテナ教科書を見ていただかなくてはなりま せん。ここはラジオ設計に必要な最小限事項について述べます。 図1-6 を見てください。こ こに示した上下に金属線を持つアンテナをダイポールアンテナといいます。このダイポールアン ...

21

ディジタル回路 第1回 ガイダンス、CMOSの基本回路

ディジタル回路 第1回 ガイダンス、CMOSの基本回路

... – 大きいものにはコンピュータCPU(中央処理装 置)などもIPになっている IC中でも搭載ゲート数大きい大規模集積回路(Very Large Integrated Circuit: VLSI)は、全てスタンダードセルゲート作るわけはないです。メモリ回路(これ ...

27

ディジタル回路 第1回 ガイダンス、CMOSの基本回路

ディジタル回路 第1回 ガイダンス、CMOSの基本回路

... この授業はテキストを指定しますが、例によってWeb教材は充実しているので、 買わなくても大丈夫です。しかし、このスライド説明よりも教科書を読んだ方がわ かる場合も多いことは事実です。授業資料はWebに掲示します。Webには用語集や Verilog-HDL文法、設計事例も載っていますので、ぜひ見てください。この授業は ...

56

第3四半期報告書 財務業績情報:有価証券報告書|エヌエフ回路設計ブロック

第3四半期報告書 財務業績情報:有価証券報告書|エヌエフ回路設計ブロック

... ハ.大規模買付行為がなされた場合対応 大規模買付者が大規模買付ルールを遵守した場合には、取締役会は、仮に当該大規模買付行為に反対 あったとしても、当該買付提案について反対意見を表明したり、代替案を提示することにより、株主 皆様を説得するに留め、原則として当該大規模買付行為に対する対抗措置はとりません。ただし、大規模 ...

23

Microsoft Word - 回路基板設計製造の高度化に関する戦略策策定_報告書H28.03_JPCA

Microsoft Word - 回路基板設計製造の高度化に関する戦略策策定_報告書H28.03_JPCA

... 序 現在、我が国は、産業競争力強化に向けて、革新的技術を核としたイノ ベーションを生み出すべく、ロボットやIoT等新しい技術活用による 様々な試みが進められていますが、その動きをより強固なものにするには、 長年培ってきた多種多様な技術革新芽を大きく育てる仕組み、即ち具体的 な戦略づくりが必要あります。 ...

5

電動機主回路用及びブレーキ用接触器の接点の状況 2 3 電動機主回路用接触器の接点の状況を確認してください 著しい摩耗に該当しないか 定期検査業務基準書の判定基準に従って確認してください 電動機主回路用接触器のフェールセーフ設計に該当又はは下記の表 - で確認ください 電動機主回路用接触器の交換基準

電動機主回路用及びブレーキ用接触器の接点の状況 2 3 電動機主回路用接触器の接点の状況を確認してください 著しい摩耗に該当しないか 定期検査業務基準書の判定基準に従って確認してください 電動機主回路用接触器のフェールセーフ設計に該当又はは下記の表 - で確認ください 電動機主回路用接触器の交換基準

... ※引きずり防止措置として、ブレーキスイッチ機能が有効に動作しているかを確認してください。 ブレーキスイッチが作動しているときは、ブレーキライニングとブレーキドラムに隙間があり 確実にブレーキが開放していることを確認してください。 下記表3-3、3-3-1に記載しています巻上機ブレーキは、要改善ブレーキに該当しません。 ...

9

Show all 10000 documents...

関連した話題