低消費電力（競合他社のデバイスより低い
俯瞰区分と研究開発領域3.3.1 超低消費電力 ( ナノエレクトロニクスデバイス ) ス応用 245 ⑴ 研究開発領域の簡潔な説明従来よりも桁違いの超低消費電力を可能とするナノエレクトロニクスデバイスを実現し 集積回路への適用を目指す 新材料の特性を理論的 実験的に確認し システム最適設計によるデバ
... NEDO の超低消費電力型光エレクトロニクス実装システム技術開発（光エレ実装） プロジェクトに引き継ぎ、事業化に向けた活動が継続されている。 ナノフォトニクス技術における発光デバイスでは、ミクロンスケールまたはそれ以下の 超小型レーザーが、化合物半導体フォトニック結晶によるナノ共振器構造、プラズモニク ...
94
1 薄膜 BOX-SOI (SOTB) を用いた 2M ビット SRAM の超低電圧 0.37V 動作を実証 大規模集積化に成功 超低電圧 超低電力 LSI 実現に目処 独立行政法人新エネルギー 産業技術総合開発機構 ( 理事長古川一夫 / 以下 NEDOと略記 ) 超低電圧デバイス技術研究組合(
... 本技術を適用した超低電力 LSI は、機器組み込み用や自動車用など様々な用途に使われるマイコ ン、超低電力動作を活かしたユビキタスセンサネットワークなどへの応用が期待されます。今後も 実用化を目指して、研究開発を進めてまいります。 本研究は、平成 22 年度経済産業省産業技術研究開発委託費「低炭素社会を実現する超低電圧デ ...
5
くべき取組として サイバー空間関連の基盤技術の強化 ( エッジコンピューティング等 ) や フィジカル空間関連の基盤技術の強化 ( 超小型 超低消費電力デバイス等 ) が挙げられている 未来投資戦略 2017 ( 平成 29 年 6 月閣議決定 ) では イノベーション ベンチャーを生み出す好循環シ
... 間企業に対して年間 1,000 億円以上のファンディングが行われている（米国：NITRD、BRAIN 等、EU：Horizon 2020、Human Brain Project 等）。米国 IARPA（Intelligence Advanced Research Projects Activity）では、複数の量子コンピュータ関係のプログラムが進められて おり、Quantum Enhanced ...
17
GaN ナノコラム光デバイス 氏名岸野克巳 1. 研究目的 GaN 系ナノコラムで発現されるナノ結晶効果を学術的に解明しつつ 高品質ナノ構造の結晶成長を進め それに基づいて革新的なナノコラム光デバイスの研究を推進し 21 世紀の低消費電力エレクトロニクス構築を目指して 光デバイス基盤技術の開拓を行う
... a22. 菊池 昭彦、岸野 克巳、"基礎講座 今さら聞けない？ 若手会員のための LED 基礎"、 応用物理 vol. 84, No. 1, pp. 66-70, 2015 年 1 月 10 日発行． a23. A. Yanagihara, S. Ishizawa, and K. Kishino, “Directional radiation beam from yellow- ...
28
LM6172 デュアル高速低消費電力、低歪み電圧帰還アンプ
... Note 1: 「絶対最大定格」とは、デバイスが破壊する可能性のあるリミット値をいいます。「動作定格」とは、デバイスが機能する条件を示しますが、性能のリ ミット値を保証するものではありません。 仕様および試験条件の保証値に関して「電気的特性」を参照してください。 Note 2: 使用した試験回路は、人体モデルにもとづき 100pF ...
21
ガスセンシング用低消費電力型（＜ 1 W）中赤外量子カスケードレーザ
... そこでまず活性層としては、高利得が期待できる、上記 垂直遷移型活性層構造を用いた。次にデバイス構造として は、我々は従来、メサ導波路をドライエッチングで形成し、 その側面上に誘電体絶縁膜を成膜して電流狭窄したダブル チャンネル（Double Channel: DC）構造 （14） を用いてきた。 本構造は、半導体層成長が1回で済み、作製が容易である反 面、絶縁膜狭窄のため放熱性が悪く、さらに導波損が大き ...
5
RIETI - 中・低所得国からの輸入競合度と企業成長：『企業活動基本調査』個票データによる実証分析
... 図4． 中・低所得国との輸入競合度 0 0.1 0.2 0.3 0.4 0.5 0.6 0.7 0.8 織物・ニット製衣服 その他の木製品 製糸・紡績業 身の回り品・その他の繊維製品 その他のゴム製品 水産食料品 建設用・建築用金属製品 産業用電気機械器具 その他の窯業・土石製品 家具・装備品 なめし革・同製品・毛皮 ...
33
公開 資料 5-1 超低消費電力型光エレクトロニクス 実装システム技術開発 ( 中間評価 ) ( 平成 24 年度 ~ 平成 33 年度 10 年間 ) プロジェクトの概要 ( 公開 ) NEDO IoT 推進部 平成 29 年 9 月 28 日 超低消費電力光エレクトロニクス実装システム技術開発中
... ・モックアップ試作によりCFP4級トランシーバの基本技術を確認: H28年度最終目標を達成 ・開発したDSP-LSI、送受信光デバイスを搭載した4インチx5インチ MSAトランシーバ、プラガブルCFP-DCO 100Gbpsデジタルコヒーレント トランシーバをそれぞれ試作。 データセンタ間相当距離を伝送し、エラ ーフリー動作を確認 ...
58
FPGA と SoC FPGA および SoC 製品ファミリ低消費電力 実績のあるセキュリティ 優れた信頼性
... nano デバイスは、新しい価値と柔軟性をハイボリューム市場にもたらします。性能、コスト、柔軟性、開 発期間という一般的なプロジェクト指標に照らして評価した場合、ProASIC3 nano デバイスは、移り変わりまたは競争が激しい市場で ASIC と ASSP を置き換える事ができる魅力的な製品です。お客様のニーズに基づいて総システムコストを低減することが、ProASIC3 nano 開発時 ...
28
AD9833: 低消費電力 20 mW 2.3 〜 5.5 V プログラマブル波形発生器
... SCLK の立ち下がりエッジで 16 クロック・パルスの 間、シリアル・データがデバイスの入力シフト・レジスタにシ フトインされます。 SCLK 立ち下がりエッジから FSYNC 立ち 上がりエッジまでの最小時間 t 8 を守りながら、 SCLK の 16 番目 の立ち下がりエッジの後で FSYNC をハイレベルにすることが ...
20
反強磁性体で世界最大の自発磁気効果をもつ低消費電力磁気メモリ材料：反強磁性体におけるワイル粒子の発見
... CPU の高性能化だけではシステム全体の高速化には繋がらず、プログラムやデータ転送を高速化す る必要があります。現在の強磁性体不揮発性メモリではまだ CPU との動作速度の違いがシス テム全体の高速化が進まない要因の１つとなっており、集積化と高速化の両立が次世代メモリ 材料には求められています。 ...
8
ADM8611/ADM8612/ADM8613/ADM8614/ADM8615: ウォッチドッグ・タイマとマニュアル・リセット付きの超低消費電力監視 IC
... ADM8611/ADM8612/ADM8613/ADM8614/ADM8615 低消 費 電力 電圧監視回路は、パワーアップ、パワーダウン、停電状態での 正常動作を確保することにより、システム動作の完全性を保護 します。これらのデバイスは、入力電圧レベルをモニタし、内 蔵リファレンス電圧と比較します。被モニタ電圧レベルがリファ ...
17
ADP5091/ADP5092: MPPT と充電管理機能付き超低消費電力のエネルギー・ハーベスタ PMU
... to PGND −0.3 V to +6.0 V PGND to AGND −0.3 V to +0.3 V 上記の絶対最大定格を超えるストレスを加えると、デバイスに恒 久的な損傷を与えることがあります。この規定はストレス定格の みを指定するものであり、この仕様の動作のセクションに記載す ...
28
ADV7390/ADV7391/ADV7392/ADV7393: SD ／ HD低消費電力、チップ・スケール、10 ビットビデオ・エンコーダ
... レーブ・アドレスを使用できます。これらは各デバイスに固有 のアドレスであり、これを図 45 と図 46 に示します。 LSB で読出 し動作または書込み動作を指定します。ロジック 1 は読出し動 作に、ロジック 0 は書込み動作に対応します。 A 1 を制御するに は、 ADV739x の ALSB/ SPI_SS ______ ピンをロジック 0 またはロジッ ク 1 ...
96
最近の CPU (ARM の一種 ) Nvidia 社製 Tegra 3 の省電力技術 4-PLUS-1 メインである 4 つのコアに加え 低性能 低消費電力のコンパニオンコアを状況に応じて活用する技術 端末のパフォーマンスが必要なときは 4 つのコアから必要な数のコアを使い 不要なときは低消費電力
... 3. スレッド間の排他制御：フラグ，セマフォ，モニタ，デッドロック 4. デバイス管理，HDDへのアクセス制御 5. 記憶管理：メモリ割り当て，ページング，セグメンテーション 6. 仮想記憶とファイルシステム ...
56
1. はじめに消費エネルギー ( 電力 ) は, 集積回路の技術の方向性を決定してきた大きな性能尺度である. 回路の集積度の向上に伴ない, バイポーラトランジスタから MOS トランジスタへ,n-MOS から CMOS へと, より消費エネルギーの小さなデバイスや回路構造が採用されてきた. すでに,
... あらまし 低消費エネルギー化はシステム LSI 設計における重要な技術課題である．発熱に起因する回路の性能 や信頼性の低下を防ぎ，微細加工技術のもたらす集積度を向上の恩恵を受けるために，低消費エネルギー化は必須 の技術である．さらに，携帯情報機器等のバッテリー駆動機器へ搭載されるシステム LSI ...
7
AN 74: アルテラ・デバイスの消費電力評価方法
... 下記のガイドラインは、各アプリケーションでの消費電力を低減し、過熱状 態を避けるときに有効です。 ■ 各デバイスに提供されているロー・パワー化の機能を活用する。 ター ボ・ビット（Turbo Bit）をOFFに設定することによって、伝搬遅延 時間を少し増加させるだけで、Classicデバイスのマクロセル、および MAX ...
12
超低消費電力、レール・ツー・レール出力、完全差動アンプ
... （3） MSL、ピーク温度 -- JEDEC業界標準分類に従った耐湿性レベル、およびピーク半田温度です。 （4） ロゴ、ロット追跡コード情報、またはデバイスの環境カテゴリに関連した追加のマーキングが付与される場合があります。 重要な情報および免責事項：このページに記載された情報は、記載された日付時点でのTIの知識および見解を表しています。 ...
45
ADXL354/ADXL355: 低ノイズ、低ドリフト、低電力 3 軸 MEMS 加速度センサー
... ODR の周波数で外部クロッ クを提供します。外部クロックは、デバイスのマスター・クロッ ク源になります。さらに、デシメーション・フィルタ出力と特定 のクロック・エッジの位置を揃えるため、外部同期信号が必要に なります。これにより、固定の外部クロックがデータを取得して 処理し、 非同期クロックを使用できない場合に、 完全な外部同期を ...
44
ADXL335: 小型、低消費電力、3 軸、±3 g 加速度センサー
... 絶対最大定格 表 2. 左記の絶対最大定格を超えるストレスを加えると、デバイスに恒 久的な損傷を与えることがあります。この規定はストレス定格の みを指定するものであり、この仕様の動作セクションに記載する 規定値以上でのデバイス動作を定めたものではありません。デバ イスを長時間絶対最大定格状態に置くと、デバイスの信頼性に影 ...
14