はじめに
ナノメートルスケールのパターンを形成す る技術として、ナノインプリント技術の開発 が進んでいる。ナノインプリント技術は熱サ イクルプロセスを用いるホットエンボス、あ るいは光硬化性樹脂を用いる2P法（Photo Polymerization）として従来から知られていた 技術の延長上にある。1995年に当時ミネソタ 大学のS.Chou教授が、インプリントで転写し た樹脂層の残膜部を酸素アッシングで除去す ることでリソグラフィとして使うことを提案 した。200nm以下のパターンが転写できるこ とを示し[1]、"Nanoimprint Lithography （NIL）"と命名した。この提案が近年、ナノテ クノロジー分野における量産技術として注目 を集める出発点になっている。現在、NILの 実用化の検討が進んでいる分野として、次世JBX-9300FSを使用した
ナノインプリントモールドの開発
代半導体リソグラフィ（Next Generation Lithography: NGL）と、高密度磁気記録を目 指すハードディスクドライブ用バターンドメ ディアがある。 弊社ではNILが半導体リソグラフィとして 半 導 体 技 術 ロ ー ド マ ッ プ（ I n t e r n a t i o n a l Technology Roadmap for Semiconductor: ITRS）の2003年版に、NGLの候補技術の一つ になったことから、半導体フォトマスクの延 長上の技術と位置付け、NILプロセスの型と して使用されるナノインプリントモールドの 開発に取組んできた。さらにそこで培われた 技術を用いて、パターンドメディア用のモー ルド開発に着手している。本稿ではそれらの 開発状況について、これまでに学会で報告し た内容を纏めて報告する。JBX-9300FSの描画精度
最 先 端 の フ ォ ト マ ス ク 描 画 に は 、 J B X -3050MVなどの加速電圧が50ｋVの可変成形ビ ーム（Variable Shaped Beam: VSB）を用いた電 子線描画装置を使用している。しかし現時点 では30nm以下のパターンを50ｋV-VSB方式で 描画することは困難である。そこで、フォト マスクの生産で実績があるJBX-9000MVと同じ プラットフォームを用い、ビーム径を10nm以 下に絞ることが可能なスポットビーム（Spot Beam: SB）の電子光学系を搭載した、加速電 圧が100kＶのJBX-9300FSを導入した。 半導体リソグラフィでは、下地パターンに 合せてその上の層を形成する必要がある。そ の合せ精度は、NGLの対象世代では10nm以 下が要求される。その要求に合った高精度モ ールドの描画を行うためには、各種の外部ノ イズの影響を無くすることが必要であり、恒 温の磁気シールドチャンバー内に設置してい る。以下、導入したJBX-9300FSの描画精度 について報告する。実験にはZEP520Aレジス トを使用し、設計寸法依存性以外の実験では 基 板 種 類 は サ イ ズ が 6 イ ン チ 角 で 厚 さ が 6.35mmのフォトマスク用途の石英基板を、 また設計寸法依存性の実験にはシリコンウエ ハを使用した。計測は、寸法測定にはCD-SEMを、位置精度測定にはレーザ干渉計を用 いた座標計測器を使用した。 †千葉県柏市若柴250-1 [email protected] ナノテクノロジーの量産技術として注目されているナノインプリント用モールドでは30nm以下のパターン形成が要求されている。 現状の半導体フォトマスク製造用の電子線描画装置では対応が困難なため、日本電子(株)のJBX-9300FSを導入した。その結果、次世 代半導体リソグラフィ用として、ハーフピッチ22nmのCMOSプロセス開発TEG用ナノインプリントモールドの試作が可能となった。 さらにその成果を用いて、パターンドメディア用モールド製造プロセスの開発も行っている。JBX-9300FSが30nm以下のパターン を有するモールド製造に有効な電子線描画装置であることを確認した。法元 盛久
†、石川 幹雄
†、桑原 尚子
†、滝川 忠彦
††、佐々木 志保
††大日本印刷株式会社
†研究開発センター
††電子デバイス研究所
Fig. 1に、通常ローカル寸法精度と呼ばれ る偏向フィールド内の寸法精度を示す。偏向 フィールドサイズは1mm角、設計寸法が 25nmの孤立ラインを、X方向とY方向各25点 の測定結果である。寸法分布は、レンジで 5.0nm、３σ値はX方向が3.1nm、Y方向が 3.8nmと良好である。 Fig. 2に、通常グローバル寸法精度と呼ば れるモールドサイズを想定した面内の寸法精 度の計測結果を示す。設計寸法が32nmのラ イン＆スペース（Line & Space: LS）パターン で、30mm×24mmの領域内30点の計測結果 である。平均値は29.9nmで、寸法分布はレン ジで1.3nm、３σ値は1.2nmである。なお、ロ ーカル寸法精度は主に描画装置に、グローバ ル寸法精度はおもに塗布・現像・エッチング プロセスに起因する。 加速電圧が大きいと基板からの後方散乱電 子の領域が30μm以上と大きくなり、結果とし て近接効果による寸法誤差が大きくなる。そ の影響は、設計寸法および局所のパターン被 覆率によって変わる。近接効果による寸法誤 差は、通常寸法リニアリティと呼ばれる設計 寸法依存性を用いて評価されている。Fig. 3に、 設計寸法が22nmから120nmの範囲で、孤立ラ イン（1本のライン）・被覆率25%のLSパターン （ライン部：スペース部＝1：3）・被覆率50%の LSパターン（同1：1）の3種類のパターンにお ける設計寸法依存性の計測結果を示す。横軸 は設計寸法で、縦軸が設計寸法からのシフト 量を示している。新たに開発した近接効果補 正プログラムを用いて照射量補正を行うこと で、孤立ラインでは30nm程度まで、1：1のLS パターンでも40nm程度まで良いリニアリティ が得られている。また、孤立ラインと1：1の LSパターンの寸法差も5nm以内に収まってい る。パラメータの最適化により、さらに合せ 込むことも可能であると考えている。 Table 1に、偏向フィールド内の位置精度 （ローカル位置精度）を示す。フィールドサイ ズは、1mm角と500μm角の2種である。500 μm角の場合の3σ値は、X方向が5.3nm、Y 方向が5.0 nmと良好である。一般に偏向量を 大きくするとスループットは改善するが位置 精度は悪化する。なおこの実験は1パス描画 であるが、一般に多重描画することで精度は 向上する。実際には必要精度に合せて、フィ ールドサイズおよび描画の多重度を選択して いる。 Fig. 4に、モールド面内の位置精度（グロ ーバル位置精度）を示す。30mm×24mmの領 域内12点の計測結果である。3σ値は、X方向 が4.0nm、Y方向が4.0nmと良好である。 以上JBX-9300FSの主要な描画精度を示し X方向寸法 Y方向寸法 【条件】 ・偏向領域 : 1mm×1 mm ・測定点: 25 点（5×5） ・描画 : 1pass ・設計寸法 : 25 nm 分布 X Y レンジ 5.0 nm 5.0 nm 3σ 3.1 nm 3.8 nm 【測定結果】 X座標（μm） Y座標 （μ m） X Axis [mm] Y Axis [mm] 【条件】 ・面積 : 30 mm×24 mm ・測定点 : 30 点（6 × 5） ・設計寸法 : 32 nm ・パターン種: ライン＆スペース 【測定結果】 ・平均値 : 29.9 nm ・分布 （レンジ） : 1.3 nm （ 3σ ） ：1.2 nm -設計寸法からのシフト量（nm） 設計寸法（nm） 50% (1 : 1 LS) 0% (孤立ライン) 25% (1 : 3 LS) 偏向フィールドサイズ 1mm × 1mm 500μm × 500μm 測定結果 （マップ出力） 方向 X Y X Y 分布 レンジ 18.5nm 10.6nm 8.0nm 7.5nm 3σ 8.2nm 6.0nm 5.3nm 5.0nm 1パス描画 【条件】 ・面積 : 30 mm × 24 mm ・測定点:12 点 (4 × 3 ) ・描画 : 1pass 【測定結果】 Fig. 1 偏向フィールド内の寸法均一性 Fig. 2 モールド面内の寸法均一性 Fig. 3 寸法精度の設計寸法依存性 Table 1 偏向フィールド内の位置精度 Fig. 4 モールド面内の位置精度 分布 X Y レンジ 6.0 nm 7.0 nm 3σ 4.0 nm 4.0 nm CD [nm]
た。現時点における半導体NGL用のモールド 開発用としては十分な描画精度が得られてい る。以下、モールドの開発状況について報告 する。
石英および
シリコン微細加工プロセスの開発
Fig. 5にモールドの基本製造プロセスフロ ーを示す。石英またはシリコン基板の上にド ライエッチング用のハードマスクを成膜した 基板を準備し、電子線レジスト膜を回転塗布 で形成する。ハードマスク材料としては、石 英基板の場合はクロム系薄膜、シリコン基板 ハーフピッチ 32 nm 24 nm 22 nm 20 nm 18 nm 上面SEM 写真 鳥瞰SEM 写真 断面SEM 写真 モールド 写真無し Fig. 5 基本モールド製造フロー図 Fig. 6 6インチ角石英基板の微細ライン＆スペースパターンのSEM写真 の場合はSiO2膜を使用している。JBX-9300FS などの電子線描画装置を用いてパターン部分 に照射し、現像してレジストパターンを形成 する。レジストパターンをマスクとしてハー ドマスクをエッチングし、さらに基材エッチ ングした後にレジストとハードマスクを除去 することで、基板表面にレリーフパターンを 有するマスターモールドが形成される。この ハードマスクプロセスは、石英基材の場合は レベンソン型位相シフトマスク用に[2]、また シリコン基材の場合は電子線リソグラフィ用 のステンシルマスク用に[3]開発済みであった プロセスをベースとして、パターンサイズの 微細化に対応した膜厚などの最適化を行った ものである。なお、シリコンウエハでエッチ ング量が浅い場合にはハードマスクを使用せ ず、レジストをマスクにシリコンを直接エッ チングする場合もある。 Fig. 6に、JBX-9300FSを用いた場合の石英 基板の加工例を示す[4]。ハーフピッチで 18nmまでのLSパターンが形成されているこ とを示している。 Fig. 7に、同じくJBX-9300FSを用いた場合 のシリコンウエハの加工例を示す。同様にハ ーフピッチで18nmまでのLSパターンが形成 さ れ て い る こ と を 示 し て い る 。 た だ し hp20nmとhp18nmの鳥瞰SEM写真では隣接 ラインがショートしている部分がある。これ Magnification: 150kは、現像プロセスにおけるレジスト像の倒れ に起因するものである。
ナノインプリントモールドの試作
モールドの外形形状は現時点では標準の仕 様は定まっておらず、ナノインプリント装置 によって仕様が異なっている。一般には、6 インチ角の石英基板あるいはシリコンウエハ から切出し加工して作製される。 Fig. 8に、石英モールドの外形写真例を示 す。上側は、米国Molecular Imprints社のナ ノインプリント装置用のもので、サイズは 65mm角である。中央にレリーフパターンが ハーフピッチ 32 nm 24 nm 22 nm 20 nm 18 nm 上面SEM 写真 鳥瞰SEM 写真 ハーフピッチ 32 nm 24 nm 22 nm LSパターン または、 配線パターン ホールアレイ または、 ピラーアレイ Magnification: 150k 29.4nm 19.8nm ホール ホール ピラー 項目 測定結果 線幅 (平均値) 24.5 nm LWR（3σ） 3.1 nm ピッチ (平均値) 44.7 nm LER（3σ） 3.5 nm Fig. 7 200mmφシリコンウエハの微細ライン＆スペースパターンのSEM写真Fig. 8 石英モールドの外形写真 Fig. 9 JBX-9300FSで描画した石英モールドパターンのSEM写真
Fig. 10 ハーフピッチ22nmのナノインプリントレジスト像とLER計測結果 Molecular Imprints社のナノインプリント装 置用石英モールド ( 65 mm × 65 mm ) 東芝機械社のナノインプリント用石英モー ルド( 45 mm × 45 mm ) 形成されている。レリーフパターン部分は15 μm高くなっているメサ構造になっている。 下側は東芝機械（株）のナノインプリント装置 用で、底面が45mm角、上面が40mm角の台 形形状になっている。上面の35mm角前面に hp100nmのLSパターンが形成されている。 いずれもレリーフパターンを形成後の6イン チ角石英基板から切出したものである。 半導体NGL用では、hp22nmを目指した CMOSプロセス開発用のモールドを試作して い る 。 Fig. 9に 、 JBX-9300FSで 描 画 し た hp32nm、hp24nmおよびhp22nmの、ライン系 およびホール/ピラー系の石英モールドパター ンを示す。またFig. 10には、石英モールドか らMolecular Imprints社のナノインプリント装 置を使用して転写した、hp22nmのナノインプ リントレジスト像の断面とトップビューの SEM写真を示す[5]。高さ47.5nmのレジストが 形成されており、パターンエッジの直線性を 示すLWR（Line Width Roughness）およびLER （Line Edge Roughness）値がそれぞれ３σ値で 3.1nmおよび3.5nmと、他のリソグラフィに比 較して非常に良い値を示している。 パターンドメディア用のモールドパターン 描画には、同心円パターンを石英ウエハに描 画する必要があり、回転ステージを有する電 子線描画装置が必要となる。現在はそのモー ルド製造プロセスの開発用にJBX-9300FSを Magnification: 100k 断面SEM写真 TOP-SEM写真
使用している。Fig. 11に、6インチ径の石英 ウエハの60mmφ領域に、hp24nmのLSパタ ーンを形成した結果を示す。現在hp20nm以 下のパターン形成を目指して、描画およびプ ロセス条件の最適化を行っている。
スループット改善の取組み
100kV-SB方式は解像性能には優れるが、 高加速度化によるレジスト感度低下および小 ビームサイズ使用によるショット数増加に起 因する低スループットの欠点がある。その対 策として二つの取組みを行っているので、簡 単に紹介する。 一つ目の取組みは、高解像の化学増幅型レ ジスト（Chemically Amplified Resist: CAR）を 用いたプロセスの開発である。高解像性能を 有するZEP520Aレジストの100ｋVにおける感 度は300∼400μC/cm2程度で、CARの感度の30 ∼40μC/cm2と比較すると一桁悪い。一般に感 度と解像性能は相反する関係にある。そこで、 感度が100μC/cm2程度でZEP520Aと同程度の 解像性能を有するCARレジストプロセスの検 討を、JBX-9300FSを使用して行った。新CAR レジストは東京応化工業（株）に提供していた だいた。Table 2に、新CARレジストプロセス のベーク温度の最適化および基板とレジスト の接着性の改善などを行った結果を、その他 の方式との比較した[6]。hp24nmを解像し感度 は112μC/cm2である。解像性はZEP520Aに比 較すると劣っているが、感度が100μC/cm2程 度でZEP520A並みの解像性を有する化学増幅 型電子線レジストの可能性を示すことができ たと考えている。Fig. 12にパターンドメディ アを想定したレジストパターンを、Fig. 13に はシリコンモールドパターンの形成結果を、 それぞれZEP520Aレジストとの比較で示す。 パターン形状はほぼ同等で、感度は3倍以上改 善されている。 二つ目の取組みは、50ｋV-VSBの電子線描 画装置と組合せたミックス描画である。一定 の寸法より小さいパターンは100kV-SBで描 画し、大きいパターンを50ｋV-VSBで描画す る方式[7]、および輪郭部を100kV-SBで描画 し内側を50ｋV-VSBで描画する方式[8]、の２ 種類がある。Fig. 14の（1）に後者の方式の説 明を示す。輪郭部をJBX-9300FSで、内側の 塗り潰し部をJBX-9000MVIIでミックス描画 したときのレジストパターンの写真をFig. 14 の（2）と（3）に示す。また（4）には、シリコン 基板をエッチングした後のSEM写真を示す。 スループットの改善率はパターンの内容によ って依存するが、JBX-9300FSの高い位置精 度およびアライメント描画機能を活用した有 効な手法と考えている。まとめ
半導体NGL用のナノインプリントモールドE-beam resist Primer Resolution(Half Pitch) Sensitivity ZEP520A HMDS 18 nm 340 μC/cm2 Conventional CAR HMDS 50 nm 30 μC/cm2 New-CAR HMDS 32 nm 72 μC/cm2 New-CAR Agent B 24 nm 112 μC/cm2 レジスト ZEP520A 新 CAR 感度 360 μC/cm2 104 μC/cm2 設計パターン および、 SEM写真 26 nm 24 nm 150 nm 26 nm 26 nm Magnification: 100k (30mm, 0) (0, 30mm) (0, -30mm) Center (0, -30mm) 48 nm 48 nm 48 nm 48 nm 48 nm Fig. 11 石英ウエハに加工したhp24nmライン＆スペースパターンのSEM写真 Table 2 レジストプロセスの解像性と感度の比較 Fig. 12 パターンドメディアを想定したレジストパターン形成例 描画を想定してJBX-9300FSの寸法精度およ び位置精度の合せ込みを行い、期待した描画 精度を確保することができた。その結果、 30nm以下の微細なレリーフパターンを有す るナノインプリントモールドの開発に適用す ることが可能になり、具体的にはハーフピッ チ22nmのCMOSプロセス開発TEG用ナノイ ンプリントモールドの試作に適用した。 さらにそこで培われた技術を用いて、パタ ーンドメディア用モールド製造プロセスの開 発にも使用している。今後はナノインプリン トの有望な応用分野である、光学素子あるい はバイオデバイス用途のモールド試作にも適 用していく計画である。 現状の最大の課題はスループットが低いこ とであり、その改善の取組み状況に付いても 報告したが、依然として課題が大きいことも 事実である。本格的な生産への適用の為には、 100ｋV-SBの高スループット化、あるいは50 ｋV-VSB機の解像性能の向上も必要と考えて いる。
謝辞
JBX-9300FSの高精度化と安定稼動に協力 をいただいた日本電子（株）の皆様に感謝の意E-beam resist Resist image Silicon mold Dose condition ZEP520A 350 μC/cm2 New-CAR 100 μC/cm2 Measurement area including 10 10 holes D : 22.8 nm 3 : 2.5 nm D : 19.9 nm 3 : 1.6 nm 50 nm 50 nm 50 nm 50 nm D: diameter 36 nm 116 nm 元パターン 輪郭パターン 内側パターン (1) 輪郭部と内側塗り潰し部へのデータ分割の説明 (4) 基板エッチング後の鳥瞰SEM写真 (2) JBX-9300FSで輪郭部のみの描画時 のレジスト像 (3) JBX-9000MV IIで重ね描画のレジスト像 を表します。また、新化学増幅レジストを提 供しいただいた東京応化工業（株）の鈴木様に 感謝の意を表します。
参考文献
[1] S. Y. Chou: "NANOIMPRINT LITHOGRA-PHY" USP 5,772,905
[2] S. Murai, et al: "Establishment of Production Process and Assurance Method for Alternating Phase Shift
Fig. 14 ミックス描画の説明、およびJBX-9300FSとJBX-9000MVIIとのミックス描画によるレリーフパターン形成結果 Fig. 13 パターンドメディアを想定した
シリコンモールドの試作結果
Masks" Proc. SPIEVol. 4186, 890 (2000). [3] M. Kitada, et al.: "Experimental analysis of
image placement accuracy of single-mem-brane masks for LEEPL" Proc. SPIE Vol. 5853, 921 (2005)
[4] A. Fujii, et al: "UV NIL mask making and imprint evaluation" Proc. SPIE Vol.7028, p70281W-1 (2008)
[5] S. Sasaki, et al: "UV NIL template making and imprint evaluation" Proc. SPIE Vol.7122, 71223P-1 (2008)
[6] M. Ishikawa, et al: "Si-mold fabrication process by using high-resolution
chemical-ly amplified resist" Digest of NNT'08, 204 (2008)
[7] M. Ishikawa, et al: "Hybrid EB-writing technique with a 50kV-VSB writer and a 100kV-SB writer for nanoimprint mold fabrication" Proc. SPIE Vol. 6607, 66073i-1 (2007)
[8] H. Fujita, et al: "Hybrid EB-writing tech-nique with 100kV-SB and 50kV-VSB writ-ers: Use of the former for outlines and lat-ter for bodies aflat-ter patlat-tern data splitting" Microelectronic Engineering Vol. 85, Issue7, 1514 (2008)
