群馬大学松田順一 CMOS プロセス・フロー概要

(1)

CMOS

プロセス・フロー概要

群馬大学松田順一

平成３０年度集積回路設計技術・次世代集積回路工学特論資料

(2)

CMOS

プロセス・フロー概要

•

ウエル形成（

n-MOSFET

と

p-MOSFET

の分離）

•

素子分離形成（

STI

、

LOCOS

）

• MOSFET

形成

•

ゲート酸化膜形成

•

ゲート電極形成

•

サイドウォール形成（

LDD

構造）

•

ソース・ドレイン形成

•

配線形成

•

層間膜形成、コンタクト（またはビア）形成、メタル配線形成

•

パッシベーション膜形成

(3)

CMOS

プロセス・フロー（１）

p

基板

31P⁺

レジスト

酸化膜

レジスト

p

基板

p

基板

11B⁺

n

ｳｴﾙ

n

ｳｴﾙ

p

ｳｴﾙ

レジスト

ウエル拡散

31P⁺

イオン注入

11B⁺

ｲｵﾝ注入レジスト塗布

n

ウエル領域露光熱酸化

レジスト除去レジスト塗布

p

ウエル領域露光レジスト除去

ウエル形成

(4)

CMOS

プロセス・フロー（２）

p

基板

p

基板

p

基板

n

ｳｴﾙ

n

ｳｴﾙ

n

ｳｴﾙ

p

ｳｴﾙ

p

ｳｴﾙ

p

ｳｴﾙ

レジスト

レジスト窒化膜

酸化膜

シャロー・トレンチレジスト塗布

STI

領域露光

レジスト除去

トレンチ形成

窒化膜デポジション

トレンチ・エッチング

STI (Shallow Trench Isolation)

（素子分離）

(5)

CMOS

プロセス・フロー（３）

HDP

酸化膜

トレンチ埋め込み

熱酸化

HDP

酸化膜デポジション

HDP

酸化膜平坦化

（

CMP

）

HDP (High Density Plasma)

CMP (Chemical Mechanical Polishing)

p

基板

n

ｳｴﾙ

p

ｳｴﾙ

窒化膜酸化膜

p

基板

n

ｳｴﾙ

p

ｳｴﾙ

STI

（素子分離）

(6)

CMOS

プロセス・フロー（４）

ゲート形成

酸化膜除去ゲート酸化

閾値電圧用イオン注入ポリ

Si

デポジション

レジスト塗布ポリ

Si

エッチング

（ゲート形成）

p

基板

n

ｳｴﾙ

p

ｳｴﾙ

p

基板

n

ｳｴﾙ

p

ｳｴﾙ

ポリ

Si

レジスト

ゲート領域露光

レジスト除去

(7)

CMOS

プロセス・フロー（５）

LDD

形成

n^-

形成用イオン注入

p-

イオン注入

p

基板

n

ｳｴﾙ

p

ｳｴﾙ

p

基板

n

ｳｴﾙ

p

ｳｴﾙ

n-ch Tr

領域露光

レジスト塗布

n^-

イオン注入レジスト

p^-

イオン注入レジスト除去

p-ch Tr

領域露光レジスト塗布

レジスト除去

n^-

p^-

（ホット・キャリア耐性向上）

(8)

CMOS

プロセス・フロー（６）

サイド・ウォールスペーサ形成

CVD

酸化膜デポジション

CVD

酸化膜エッチング

p

基板

n

ｳｴﾙ

p

ｳｴﾙ

p

基板

n

ｳｴﾙ

p

ｳｴﾙ

CVD

酸化膜

サイド･ウォール・スペーサ

（ホット・キャリア耐性向上）

(9)

CMOS

プロセス・フロー（７）

サリサイド形成

n⁺

イオン注入

p⁺

イオン注入

ソース・ドレイン形成

p

基板

n

ｳｴﾙ

p

ｳｴﾙ

p

基板

n

ｳｴﾙ

p

ｳｴﾙ

n⁺

イオン注入

p⁺

イオン注入

（

WSi, TiSi, CoSi, NiSi

）

レジスト

n-ch Tr

領域露光レジスト塗布

レジスト除去

p-ch Tr

領域露光レジスト塗布

レジスト除去

サリサイド

ソース・ドレインの低抵抗化

サリサイド

(Self Aligned Silicide)

p

基板

n

ｳｴﾙ

p

ｳｴﾙ

(10)

CMOS

プロセス・フロー（８）

層間膜及びコンタクト形成

層間絶縁膜デポジション

コンタクト開口レジスト塗布

レジスト除去

コンタクトエッチング

p

基板

n

ｳｴﾙ

p

ｳｴﾙ

p

基板

n

ｳｴﾙ

p

ｳｴﾙ

層間絶縁膜

コンタクト領域露光

層間絶縁膜平坦化

(11)

CMOS

プロセス・フロー（９）

メタル配線形成

W

デポジション

W

エッチバック第

1

メタル･スパッタバリア･メタル･スパッタ

バリア･メタル･スパッタバリア･メタル･ス

パッタ

配線領域露光レジスト塗布

レジスト除去

第

1

メタル･エッチング

W

コンタクト

p

基板

n

ｳｴﾙ

p

ｳｴﾙ

第

1

メタル

レジスト

p

基板

n

ｳｴﾙ

p

ｳｴﾙ

p

基板

n

ｳｴﾙ

p

ｳｴﾙ

(12)

CMOS

プロセス・フロー（１０）

多層メタル配線パッシベーション

膜形成

層間絶縁膜

窒化膜酸化膜

p

基板

n

ｳｴﾙ

p

ｳｴﾙ

パッシベーション膜

コンタクト

(W)

第

1

メタル第

2

メタルビア

(W)

層間絶縁膜デポジション

第

2

メタル配線形成

（第

1

メタルと同様に形成）

ビア形成

（コンタクトと同様に形成

)

パッシベーション膜形成

（窒化膜＋酸化膜）

(13)

CMOS

プロセス・フロー（補足１）

LOCOS

形成

（素子分離）

レジスト

p

基板

n

ｳｴﾙ

p

ｳｴﾙ

窒化膜

n

ｳｴﾙ酸化膜

p

ｳｴﾙ

n

ｳｴﾙ

p

ｳｴﾙ

p

基板

n

ｳｴﾙ

p

ｳｴﾙ

p

基板

n

ｳｴﾙ

p

ｳｴﾙ

LOCOS

酸化膜レジスト塗布

素子分離領域露光窒化膜エッチング

LOCOS

酸化レジスト除去

窒化膜エッチング

(14)

FinFET

群馬大学松田順一 CMOS プロセス・フロー概要

プロセス・フロー概要