特
集
1 まえがき 自動車電装分野では，“環境”“安全”“快適”をキー ワードとする自動車電子制御システムの進化に拍車がか か っ て い る。 そ の中で，オートマチックトランスミッ ションには，快適性と燃費向上が求められ，6 速以上の多段 化 や CVT（Continuously Variable Transmission） 化
と，ソレノイドバルブに流れる電流に応じてリニアに油
圧が変更できるリニア制御が増加する傾向にある。この
リニア制御は，負荷であるリニアソレノイドに流れる電
流を，高精度に検出する必要があり，回路部品を搭載す
るECU（Electronic Control Unit）の肥大化にもつながっ
て い る。富士電機は，縦型の出力段 MOSFET（Metal
-Oxide-Semiconductor Field-Effect Transistor） と そ れ
を制御し保護する回路とを一つのパッケージにした IPS
（Intelligent Power Switch）を開発してきた。今回開発し
たIPS「F5064H」（図₁）は，リニア制御に必要な高精度 電流検出用オペアンプを内蔵することで，実装点数の低減 によるECU の小型化と，実装工数の削減に貢献できる製 品である。 2 「F5064H」の概要 F5064H の外観を図₁に，回路ブロック図を図₂に，リ ニア制御回路を図₃に示す。最大定格，電気的特性を表 ₁，表₂に示し，論理表を表₃に示す。F5064H はソフト フィードバックタイプであり，主な特徴は次の五つである。 ⒜ 負荷電流を高精度に検出するオペアンプ内蔵 ⒝ 過電流，過熱検出機能による負荷短絡保護機能内蔵 ⒞ 負荷状態・異常状態出力用ステータス端子内蔵 ⒟ インダクタンス負荷でのターンオフ時の逆起電圧に 対する電圧クランプ回路内蔵により，インダクタンス 負荷の高速動作が可能
リニア制御用 IPS ｢F5064H｣
岩水 守生 Morio Iwamizu 岩田 英樹 Hideki Iwata 岩本 基光 Motomitsu Iwamoto
“F5064H” IPS for Linear Control
リニア制御用にハイサイド IPS（Intelligent Power Switch）とオペアンプとを一つのパッケージにした「F5064H」を開
発した。本製品は，電流検出に必要な高精度オペアンプを内蔵することで，自動車電装品である ECU（Electronic Control
Unit）の小型化に貢献する。出力段の MOSFET（Metal-Oxide-Semiconductor Field-Effect Transistor）を低オン抵抗化
するために擬平面接合 QPJ（Quasi Plane Junction）技術を適用した。また，第 3 世代 1.5 µm 自己分離プロセス技術を適用
したIC 回路の微細化により，チップサイズを縮小し，小型 SSOP-20 パッケージに搭載できるようにした。
A high-side IPS (Intelligent Power Switch) and an operational amplifier have been combined into a single package to develop the “F5064H” used for linear controls. This product has been constructed with an internal high-precision operational amplifier which is needed for current detection, and contributes to the miniaturization of ECUs (Electronic Control Units) in automobiles. The output stage MOSFET (Metal-Oxide-Semiconductor Field-Effect Transistor) uses QPJ (Quasi Plane Junction) technology to achieve low on-resistance. Also, the smaller size of the IC circuit that utilizes 3rd generation 1.5 µm self-isolation process technology results in a smaller chip size that can be housed in a small SSOP-20 package. VB OUT GNDh 内部電源 レベルシフト ドライバ 過熱 検出 負荷開放 検出 IN ST 短絡 検出 S＋ S− FB VDD5 GNDs オペ アンプ 過電流 検出 論理 回路 オペアンプ部 ハイサイド IPS 部 過電圧 検出 図₂ 「F5064H」の回路ブロック図 図₁ 「F5064H」の外観
特
集
⒠ 駆動回路内蔵のためマイクロコンピュータによる直 接駆動が可能 図₂に示す電流検出用オペアンプ部とハイサイド IPS 部とは別々のチップで形成し，一つのパッケージに搭載し ている。 3 「F5064H」の特徴 ₃.₁ 電流検出用オペアンプ 電流検出用オペアンプのオフセット電圧，温度ドリフ ト特性をはじめとする電気的特性について表₂に示す。 F5064H は次の工夫によって広い温度範囲で高い電流検出 精度を実現している。 ⒜ 入力段に p 形 MOSFET を採用し，ゲートサイズの 最適化を実施 ⒝ バイアス回路に定 gmバイアス回路を用いて，ゲイ ン-位相周波数特性の温度依存性を低減 ⒞ パッケージ応力を考慮したチップレイアウトにする ことで，電気的特性のばらつきを低減 ₃.₂ ESD（Electrostatic Discharge）耐量 オペアンプ部の入力端子は，コントロールユニットの コネクタに接続されるため，高い ESD 耐量が必要である。 本製品では，₄.₁ 節で後述する低い動作抵抗で高いサージエネルギーを吸収できる VZD（Vertical Zener Diode）
に よ り，30 kV 以上（150 pF/2,000 Ω）の ESD 耐量を確 保している。 ₃.₃ 端子オープン時の出力オフ機能 冗長設計として，オペアンプの入力端子部にプルダウン 抵抗を内蔵することにより，端子がオープンとなった場合 に，確実に出力をオフさせる機能を内蔵した。 ₃.₄ 過電流保護機能 出力段 MOSFET に過大な電流が流れた場合に，システ ム，負荷，素子自身を保護するための過電流保護機能を搭 載している。その動作例として，F5064H が過電流検出状 態から電流発振モードに至るまでの動作波形を図₄に示 す。F5064H では出力発振モード下でのピーク電流を 14 A 程度にクランプしており，過大な電流が流れる異常状態に おいても，デバイスが発生するノイズを低く抑えている。 また，本ピーク電流の低減により，ECU 配線の微細化お よびワイヤハーネスの細線・軽量化に貢献できる。 4 ウェーハプロセス ₄.₁ オペアンプ部 通常，抵抗やダイオードなどで構成した ESD 吸収回路 により，被保護デバイスの耐圧以下に ESD 電圧をクラン プすることで，高い ESD 耐量を得ることができる。 しかし，横型の拡散ツェナーダイオードやポリシリコン ツェナーダイオードでは，構造上動作抵抗が大きい。高い ESD 耐量を得るには，チップサイズの増大といったデメ リットがある。図₅にオペアンプ部に使用している p 形 MOSFET と ESD 吸収用の縦型パワーツェナーダイオー ド（VZD）の断面構造図を示す。本プロセスでは表面か ら深い n 領域（n－VZD）を n ウェルの拡散と同時に行い， 高濃度の p 基板近くまで拡散している。これにより，動 作抵抗を下げて，アバランシェ開始電圧において pn 接合 の空乏層を p 基板側に広げ，リーチスルー状態で耐圧を 確保している⑴。 ₄.₂ ハイサイド IPS 部 富士電機では従来から縦型の MOSFET を出力段とする IPS を供給してきた。今回，従来 IPS のチップサイズの 約 40% を占める出力段 MOSFET に，オン抵抗の低減が 表 ₁ 「F5064H」の絶対最大定格（Ta＝25 ℃） 項 目 記 号 条 件 定 格 単 位 最 小 最 大 オペアンプ部 電源電圧 VDD5 DC VGNDs− 0.3 7 V S＋電圧 VS ＋ DC VGNDs− 0.3 16 V S−電圧 VS − DC VGNDs− 0.3 16 V FB 電圧 VFB DC VGNDs− 0.3 7 V 接合部温度 Tj − − 40 150 ℃ ハイサイド IPS 部 電源電圧 VB1 DC VGNDh− 0.3 33 V VB2 250 ms ─ 50 V 出力電流 ID ─ ─ 3 A 入力電圧 VIN DC VGNDh− 0.3 VB V VB＝ OPEN VGNDh− 0.3 7 V ステータス電圧 VST DC VGNDh− 0.3 7 V ステータス電流 IST ─ ─ 5 mA 接合部温度 Tj ─ − 40 150 ℃ 保存温度 TSTG ─ − 55 150 ℃ リニア ソレノイド シャント 抵抗 IN ST FB OUT S＋ S− GND 制御・ 保護回路 F5064H VDD5（5 V） FWD VB（13 V） + − 図₃ 「F5064H」によるリニア制御回路
特
集
可能な擬平面接合（QPJ：Quasi Plane Junction）という
ウェーハプロセス技術⑵を適用している。さらに，回路部に は1.5 µm ルールの自己分離技術⑶を適用し，チップサイズ の低減を行ったので紹介する。 図₆にF5064H と従来 IPS の，出力段パワー MOSFET に使用している縦型デバイス VDMOSFET（Vertical Dif-fused MOSFET）の断面構造を示す。富士電機では，オ 表 ₂ 「F5064H」の電気的特性（Tc＝25 ℃） （1）オペアンプ部 項 目 記 号 条 件 定 格 単 位 最 小 標準値 最 大 DC ゲイン Avo 80 ─ ─ dB GB 積 GBP 500 ─ ─ kHz 位相余裕 θm ─ 45 ─ deg オフセット電圧 Vos − 4 ─ 4 mV オフセットドリフト TC − 40 ～＋150 ℃ ─ ─ 10 µV/℃ 出力電圧範囲（高） Voh 負荷 100 k Ω 4.8 ─ VDD5 V 出力電圧範囲（低） Vol 負荷 100 k Ω VGNDs ─ 0.174 V 立上りスルーレート SR＋ 0.4 ─ 1.5 V/µs 立下りスルーレート SR− 0.2 ─ 1.0 V/µs 消費電流 IDO ─ ─ 500 µA （2）ハイサイド IPS 部 項 目 記 号 条 件 定 格 単 位 最 小 最 大 動作電源電圧 VB Tj＝− 40 ～ +150 ℃ 5 28 V 静止電源電流 IB VB＝ 13 V，RL＝ 10 Ω，VIN＝ 0 V ─ 3 mA 入力しきい値電圧 VIN(H) VB＝ 13 V 3.5 ─ V VIN(L) VB＝ 13 V ─ 1.5 V 入力電流 IIN(H) VB＝ 13 V，VIN＝ 5 V 10 50 µA オン抵抗 RDS(on)1 VB＝ 5 ～ 6 V，IL＝ 1.25 A Tj＝− 40 ～＋150 ℃ ─ 0.5 Ω RDS(on)2 VB＝ 6 ～ 28 V，IL＝ 1.25 A ─ 0.12 Ω 出力リーク IOL VB＝ 13 V ─ 0.5 mA 過電流検出 IOC VB＝ 13 V 3 6 A 過熱検出 Ttrip VB＝ 13 V 150 200 ℃ 過電圧検出 VOV ─ 28 33 V ターンオン時間 ton VB＝ 13 V，RL＝ 10 Ω ─ 120 µs ターンオフ時間 toff VB＝ 13 V，RL＝ 10 Ω ─ 40 µs 負荷クランプ電圧 Vclamp VVB＝ 13 V，IL＝ 1.25 A IN＝ 5 V，L ＝ 10 mH −（50 − VB） −（60 − VB） V 負荷開放検出 RLOPEN VB＝ 13 V，VIN＝ 0 V 6 36 k Ω 表 ₃ 「F5064H」の論理表 IN ST OUT 備考 正常動作 L H Open L H L L H L ─ 負荷開放検出 L H H 自己復帰 過電流検出 HL LL LL 出力発振モード自己復帰 過熱検出 HL LL LL 自己復帰 過電圧検出 L H L H L L 自己復帰 VIN（5 V/div） VST（5 V/div） I OUT（5 A/div） 500 s/div 条件： ＝13 V， ＝5 V， n チャネル MOSFET 負荷使用 VCC VIN 図₄ 「F5064H」が過電流検出から出力発振モードに至るまで の動作波形
