ディジタルIC(DTL)の開発

(1)

∪.D.C.る21.372_181.4:る21.382.2:る81.142

デ

ィ

ジ

タ

ルIC(DTL)の

開

発

Development

_{of DigitalIntegrated}

Circuits(DTL)

牧

木

次

〈じ*

Tsugi()Makimoto

柴

田

_昭太郎**

Shろtar()Shibata

要

旨

小形計節楼および計測制御機器川として,(1)耳換性をもっていること,(2)一55℃へ･十125℃の抱卵で十分な信板度を右すること,(3)基本回路としては修正DTLを採用し,スピード,消費電九雑音余裕軋ファソ･アウトなど論f判可路の基本特性に対して最適であること, について,製法,特件,応用の両を主体として述べる｡ 1.緒口集横回路(IC)の基本的なアイデアが世に出てから,もう10年近くになるが,現在でもその状況はきわめて流動的であり,これからどのような発展をするかを想定することほ容易ではない｡IC開発の初期において,その主流を占めたのほディジタルICである｡それにはいくつかの必然的な即山が考えられるがヰ｢亡も次のような7別告がr托要なものであると思われる｡ (1) ディジタル･システムにほ類似卜1帽各が多数使用されるJr したが/,てICを蚊うことiこより軌指数を非常に少なくすることができる{ノ (2)上.言己回路にはコンデンサはあまり汽まれておらず,抵抗の値も数k{1の程度でもっともIC化しJPすい回路である｡ (3)システム全体として考えると,ICを使うことによって接続点が少なくなるから,費用を低減するとともに,信板度を飛躍的に向上させることができる｡以上のような観ノ､ミ(からディジメ′し機器ではかなりの部分がIC化されており,その占める割合は年々高くなっていく傾向にある｡半導体ICで実現されるディジタル回路には多くの種煩があり,それぞれの用途に応じて適正な形式が選ばれなければならない｡中でも重要な性能として,スピード,押ほ守電力,フ7ン･イソ,フアン･アウト,雑斉余裕度および動作温度範阿などが考Ⅰ鼓されなければならない｡動作温度範恥よ主としてICを組み込むパッケージiこよって制限を受けるが,その他の牛細工は[祁各ノけ式によノ1て大まかな掛川がきまってくる｡表1はディジタ′レICの回路形式を分類したものである(1)〔, 表lでわかるように川路形式は飽挿口形l叫路と不飽和形回路に大別される｡飽和形回路でほ論I即二)"1”レベルと"0”レベルにおいて州カトランジスタほ遮断または飽和の:状態にあるL〕これに対し不飽和形回路でほトランジスタは常にi舟性状態にある｡Lたがって飽和形回路の消費電力は不飽和形のそれに比べて小さいのが特長である仁. しかし飽和状態ではトランジスタのべ】スおよびコレクタ領域に少数キャリ17が字音積されるので,遮断状態に移るときにそれを除いてやらなければならず,そのために時間的なおくれが生ずることになる｡不飽和形回路でほ上のような現象にもとづくl時間遅れはない｡飽和形回路のスピードは製造技術の向上とともに早くなっているが,今のところPropagation _{delayで5nsというのが限界のよう} である｡一方不飽和形回路でほ"Sub-nanOSeC”のICが検討されている｡このように消費電力とスピードだけを考えても各回路形式によって一長一短があり,ディジタル･システムの設計において, どの点で折り合うかということをよく検討しなければならない｡ * 日立製作所武蔵工場 ** 日立製作所武蔵工場工学博士を甚準として開発したディジタル祭積回路炎1 _{ディジタル回路の分顆} 形和飽 1く併称形終回 .レタノン }r

-Resistor Transistor Logic

(RTL)

-ResistorCapacitorTransistorLogic rRCTL)

-Direct Coupled Transistor Logic

｢DCTIノ)

-Diode Transistor Logic

(DTL)

-Transistor Transistor Logic

(TTL)

Current Mode Logic

rCML)

-Ⅰ)iode Enritter Follower Logic

(DEFL)

-Complementary Transistor Logic

ぐCTL) 超高速大形計解放では津過イこ飽和形回路が用いられる｡しかし超高速であることを資しない普通の計筒機,計測制御機器などの応用に対しては飽和J田河路のほうが椚費電力および雑音余裕度の点で有利である｡このような観ノたかに〕臥糾に開発の対象としてとり上げたのが DTL(Diode Transistor _{Logic)のシリーズである｡,DTLは飽和}

形の匝ほ納壬式であるから超高速の用途には向かないが,普通の用途には非常に使いやすい回路であってその有用性はすでに証明されているといえる｡

2.設計白勺芳慮

ICの場合はトランジスタとほ異なった見地からの設計的考慮が要求される.=.DTLシリーズの設計上特に考慮したノ〔とについて概説する.-〕 2.1互換性(Compq†ib捕†y) 耳換性というのは,"差しかえが帝易に効くかどうか”ということである｡トランジス_タやダイオードの場合にほ電気的特性さえ似ていれば,どこのメーカーのものでも美しかえて使うことができた｡しかしICの場合には,それは文字どおり▼一種の"回路”であるから互換性ということが大きな問題になってくる｡ICが市場に出まわった初偶には各社独Rのパッケージを用い,独Rのピン配置をしていた｡このような各種各様のICば電気l′1勺特性でほ似たようなものであっても,差しかえが容易でなく,使用者の立場から見れば非常に不便なものであった｡.最近は互換性ということが強く意識され始め,もっともすぐれた設計のものにしだいに統一されていく傾向にある｡われわれが開発したDTLのシリーズはアメリカで930シリーズとよばれているものの相当品である(FairchildではDTJ`L930, ITTではMIC930とよんでいる)｡このDTIノシリーズは標準化された回路で互換性は非常によい｡ 2.2 修正 D T L 図lはごく普通のDTLと,閃光したICの基本回路になっている

-57

"

(2)

856 _{昭和42年8月} _日 _立

_評

_論

_第49巻 _第8号 Gate Inlrerter Vcc _{r--一一†-1∼Wr---一一｢--一っ牝c}

入力(計せニプJ人力(

(a)普通のDTL 図1 DTL _回 (b)修正.DTL 路図出ノJ Ground pR T2 D mR t αRI I T】 _ + Gnd Vcc <U l 6 4 (リト＼∈ゝ) 当G首讃+1ゝ β▼1･2=-45 βr2=30 βT2=12 10 6 4 [彗〕 (里媒望 U O.2 0.4 0.6 0.8 1.O p→ 図3 修正DTLにおけるゲート能率の向上 Vcc=4.0V α=1.6 V8El-】=VB打r2=0,75V Vl)1=VDヱ=0.75V W m 5 71ⅥⅥ･r 10mⅥ･｢ 0.2 0.4 図4 修正DTLの回路図を示している(2)｡普通のDTLではレベル･シフト･ダイオードを2個使っているが修正DTLではその中の1個をトランジスタでおきかえたもので,電気的な総合特性を改善したものである｡まず図2に示すようにトランジスタ(ち)のコレクタが可変抵抗につながっているように考えてみよう｡抵抗の分割比を九1-やとする｡ゲートの能率をrとして図に示してあるムとんの比をとる｡ムはトランジスタ(Tl)が遮断状態にあるときゲート･ダイオードを流れる電流であり,んはr.が飽和状態にあるときのベース･ドライブ電流である｡rは次式で与えられる｡

r=吾=

(βr2＋1)(帖c一Vo) (♪βr2＋1)(1仁c-1ん2) ここでβ丁2はトランジスタ(了ち)の電流増幅率であり,その他の記号ほ図2に記されているとおりである｡ここで興味があるのは普通のDTLと修正DTLとのγの比較である｡それぞれr｡,r桝とよぷことにすれば次式を得る｡ r,′-一 βr2＋1 r｡ ♪βT2＋1 この式で0≦♪≦1であるから,γ椚/γ｡は常に1より大きいことに注意しよう｡この模様はβr2をパラメータとし,♪の関数として図 3に示されている｡図よりβr2の大きさにかかわらず♪=0.5のときγm≒2r｡となることがわかる｡これほインバータ･トランジスタ (Tl)のβが同じであれば,修正DTLほ普通のDTLの2倍のフアン･アウトを持つことを意味している｡次に消費電力(凡)とPropagation delay(′♪d)について考えてみよう｡月イはOn状態と0庁状態の平均値として次式で与えられる｡

凸=÷(凸on川off)

=昔〔号(帖c一帖)＋吾川c一%〕

0.6 0.8 1.O p→ 等消費電力曲線群ニ川￣) O n 30 20 0 ■1上㌔ら茹句∵"三ヱ:｡と｡址こ 100 80 0 6 4 hヱむq 亡○叫三富告L恥 20 図2 修正DTLの詳細 Ⅴ(二C二4.0V FO=1 Cl=10p上｢ α=1.6 0.2 0.4 _().6 0.8 p→ 図5 Propagation Delay 】-｡･￣￣1nl¶1l' / /7nハⅤ

/ヱm､1-

3口Ill◆ ＼'=二￣￣4.OV ll'()￣￣1 CL二10rI･､ α二1.6 口.2 ().4 口.6 p■→ 図6 ゲートの Figure _of Merit 1.0 1.0 この模様は等消費電力曲線群として図4に示してある｡ Propagation _{delay(f♪d)はかなり複雑な量なので計算で求める} ことは容易でなく,実測値との一致も直流特性ほどよくほない｡ここでほBohm民らの実験結果(2)を引用し,図5に示してある｡図2 のインバータ･トランジスタ(Tl)のエミッタ･ベース問の抵抗値 (∽句ほんr.(on)/んTl(off)=6になるように調節されている｡これは蓄積時問を正規化しておくためである｡図4と図5を組み合わせることによってゲートのEigure of _{merit=1/几×∠♪dを♪の関} 数として求めることができる｡結果は図占に示してあるが,これより消費電力が5mW,♪=0.4∼0.6の範閃に最適点のあることが明らかである｡雑音余桁度もまた頁要な量である｡図7ほ♪の関数としてWorst CaSe _{nOiseimmunityを示している｡一例として,いま了1=一55} ℃でβrl=24であると仮定してみよう｡図7で♪=0とする点を読むことによって,普通のDTLは約400mVの雑音余裕度を持つこ

(3)

ー58-デ ∩入リ 6 4 ∩〉爪じ仇 (と言⊂言∈】思叫○ン誤吋じ芯LOン′ 2 ∧U ジタル IC

(DTL)

の

_開

発

857 V nリーハt W 少数キャリア分

._ノど二竺__

T八一-55勺c F()二5 α=1.6 △R=±25% J _o.2 _0.4 _0.6 _0.8 _1.O p→

図7 Worst Case NoiseImmunity

-.--●1■-1.--■■一和一

†

コレクタ接合 (a)理想的な場合表2 N形不純物の性質の比較

Maximum Solid Solubility As> P _>Sb

Diぽusion Constant P _>Sb>As

Auto Doping P _>As>Sb

とがわかる｡これに対し修正DTLのそれほ約900mVになる｡以上のことから修正DTLほ,スピード,消費電力,フアン･アウト,および雑音余桁度など論判掴路のきわめて弔要な基本柑生において最適設計がなされているということができる｡ 2.3 _{少数キャリヤの蓄積効果} 飽和形論理回路ではPropagation delayは-1三として少数キャリヤの蓄積時問によって女配されるから,この効果を最小にするような考慮がなされなければならない亡､ICのL二いのトランジスタではベース領域のほうがコレクタ領域より高濃度であるから少数キャリヤは主としてコレクタ領域に蓄宿される｡図8はコレクタにおける不純物濃度分布と,トランジスタが飽和状態にあるときの少数キャリヤの分布とを示している｡(a)は理想的な場合で不純物分布が階段的に変わっており,高濃度層には少数キャリヤがまったく存在しない｡一方(b)は,より現実的な場合を示している｡ここで不純物分布がなだらかな形になるのはエピタキシャル成長時の"オート･ドーピング”の影響と酸化･拡散工程における"Back diffusion の影響のためである(3)｡したがって上の二つの影響をできるだけ小さくするような考慮がまず必要である｡高濃度層のドーピング材料として何を用いるべきかを決めるために,N形不純物の基本的な性質を表2で比較している｡ここでSbほ最大固溶度が三者の中で最小であるが,拡散｢耶即)制御によって所与まのシート抵抗を得ることが可能であるし,特iこオート･ドーピングがもっとも小さいという利点があるのでドーピング材料として選ばれた｡Back diffusionの影響は熱処件の温度を最低に,時間を最短にすることで押えることができる｡少数キャリヤの蓄積に寄与するもう一つの重要なパラメータは少数キャリヤの寿命である｡寿命制御のために普通Auを拡散する(4)｡再結合中心としてのAuの濃度が高ければ寿命が短くなることはいうまでもない｡図9はAuの固溶度を温度の関数として示している(5)｡1,300℃までほ温度が高いほど国柄度も高くなる｡したがってAuの拡散温度はその範囲で,できるだけ高くしなければならないが,それに続く熱処理工程にも細心の注意が必要である｡ 2.4 _{信頼度に対する男慮} 半導体ICの信煩度に影響を及ぼす要因として次のようなものが考えられる(6)｡少数キャリア分碩J /′ / / _-一一-一一ノ /

ノードナ一分布

†

コレクタ接合 (b)実際的な場合少数図8 _{コレクタにおける少数キャリアの分布} 10り 101丁 101ち＼ミ E く 900 l,0001,1001,2001,3001,400 温度(Oc) 図9 SiにおけるAuの回折度 (1)半導体材料内の欠陥 (2)半導体表面の不安定性 (3)機械的不良これらはいずれもSiプレーナ･トランジスタの場合の不良モードと基本的には同一のものであるから,トランジスタについて得られている信板度の情報を十分に活用してICの設計に折り込むことが必要である｡上記のモードの中で"半導体材料内の欠陥”に起因する不良は回路のレイアウトがしっかりしていればほとんど問題にならないし, またスタッキング･フォールトなどの結晶欠陥による耐圧の劣化ほ, ICの初期検査の段階で除去されるのが普通である｡"半導体表面の不安定性”は重要な凶子であるが,最近の半導体技術の向上によって相当に安定なバッシベイショソが可能になっている｡この点で大事なことはプロセス技術を確立し,工程内品質管理をきちんと行なうことである｡ "機械的不良”のモードはICの場合特に重要である｡大別してボンディングとハーメティック･シールの技術がこのモードに関連してくることになる｡通常電極材料にはAlが使われ,ボンディング･ワイヤにはAuまたはAlが使われている｡Al-Auの組合せは熱圧着法によってボンディングが行なわれ,操作は比較的簡単であるが, 最大の問題点は300℃以上の温度に放置すると"purple plague と呼ばれるAu-Alの共晶合金ができ接着強度を著しく弱めることである｡一方AトAlの組合せでは超音波を使ってボンディングを行なう｡これは比較的新しい技術であるがわれわれの開発したディジタルICにはすべてこの方式を才釆用している｡フラッド･パッケージのハーメティック･シールには低融点ガラ【

59州

(4)

858 _{昭和42年8月} (1)n＋肘生J郎 (2)n-Ep椚 (4)ペース･拡杭柑/1七 (5〉 _{ェミ･ノタナビこ放} (6) _{コンタクト孔あけ} (7)AJ内じ隷 :-7/シ￣1ダ

l/｡.

日立 p(5ubstrate〕 n｢Ep)

撞

′n十 n＋

空

Si(〕∠ A/ 悍tlO _{ディジタルICの製法} 図11Al附線を終わったペレット n(EpJ 図12 完成品の例スを使用する｡低融点ガラスを使う場合は,その材料のi選定と取扱いが非常に重要である｡特に熱的衝撃と高温高湿放置に対して,その信板度が確認されているガラスを使用しなけjtばな仁一)ない._､

3.ディジタルICの製法

半導体ICの製法はアイソレーションの部分を除いて.Siプレーナ･トランジスタの製法と基本的にほ同じである｡図10は例として,回路内の抵抗とトランジスタの断面を各工程ごとに示している｡図のB&Rの拡散のときに同日こ如こAu拡散が行なわれる｡ Al配線が終わったあとで個々の回岸糾よICテスタで■電気的牛川三カ■こ検査される｡その後1個1個のチップに切断分離され,良品となったチップのみがパッケージに-7ウソトされる｡Al線の超音波ボンデイソグに続いてパッケージのハーメティツク･シールが行なわれる｡ここで外観はできあがるが,以下に述べる各種試験を通過しなければ完成占六とはならない｡叫出

評

2k 0.63k Gbd [瑚13(a) 三′ゝ耐打 A B Yハ C n〕 n G d n ｢-■11▲OG 廿一一

耳ヨ

A B VA C D 図13(b) 1,75k 2･Ok _6.Ok 5.Ok Gnd l.75k 2.()卜 Bか一一失トー (二D D【)-1寸 l′し1( 図13(c) 6.Ok n【l ＼･7i､t･ F二 L対13(d) 第49巻第8 号

遠望

八日 X 〔 U E Gn ti n 2 01F H D 202 F Gn H D 203 F Gn H D 204 F A B VA C D ‖い A B E A B E V A B Yハ C n〃【n (1) グロス･リークを検出するための′ミブル試験 (2)マイナー･リークを検出するためのラジフロ試験 (3)√毒気的特性の試験常温試験(静特性および動特性の全項目試験) 低温試験(-55℃における静特性試験) 高温試験(125℃における静特件.i式験) (4)信薙頁度試験各ロットごとに機械的感度試験,高温■棚局.試験,および動作寿命試験これらの試験をすべて通過したものがICの完成品となる｡図11はAl配線を完丁したペレットの顕徴銘写妄亡を示し,また図 12は`ノ三成■1-｢■の例である｡

4.電気白勺特性

4.1回路図とピン配置開発したDl､Lシリーズ四品種の回路図とビン′配置を図】3に示したっ _{各回路の機能は下記のとおりである｡} HD201F HD202IT HD203F HD204F Dua14-input Buffer Dua14--input Extender Quad2--input Gate Dua14-input Gate 図13でわかるようにHD201Fのインバータ回路はトーテンポール形になっていて,普通のゲートよりフアン･アウトがはるかに大きい､｡

一60一

(5)

アイジル IC 4.2 _静 _特性図】4は周り祁f.一し度をパラメータにしノたときの伝達特性(帆｡一帆ut特性)を示している.｡これは論J判白J路のもっとも基本的な特性であって,"1”レベル,``0''レベルはもとより,温度が最悪状態のときの雑音余裕度をも読み取ることができる.｡開発したDTLICでは周囲温度が一55℃∼＋125℃の小のいかなる値になろうとも"1”レベルと"0”レベルが図の斜線内にあることが保証されている｡図15は周用温度をパラメータにしたときの出力特性(帆u.一ん】t特性)を示したも♂)である｢-､ 5.0 4.0 ヒ3.0 ヒ1 てニ当

主2･0

1.0 ′? //ノ′′て′.一/ ーJJ〕G宗一〕hN U ●Lo ＼'ll(,4.5＼′r 0.5 1.0 入ルiに･｢i三(1り 1.5 2.0 図14 各温度における伝達特性(HD203F) 2.0 ∫二凹1.0 紳 -ト｢ ∃三 P.G. 55C(二 25て: 125山c 10 20 30 40 f=J心7【こ rmAl 図15 _{出力特性(HD203F)} Ⅴ｡･乃 Ⅴ｡山上 50 Ⅴぐ(て Jt

工

岡16 ス _{ト_ソヰン} _{ゾ時間測太三回終} 末3 日立 DTL IC

(DTL)

開

発

859 4.3 _{スイッチング特性} まずスイッチング時間の測定回路を図1るに示す｡,パルス発生器からの方形波を最初のDTLを通し,その出力を被測定DTLICへの入力とする｡被測定DTLからの出力との相対関係から,立上り時間,立下り時間および遅れ時間を測定する｡図17にほシンクロスコープ上の入出力波形を示している｡通常の飽和形回路では,出力が"0”レベルから"1”レベルに移るときに蓄積時問による遅れが見られるが,われわれの開発した製品では,金拡散が最適灸件で行なわれているために,遅れは非常に小さい｡図柑には,各種スイッチング時間の温度依存性を示している｡ 4.4 _{電気的特性のまとめ} 表3は重要な電気的特性を総括的に示している｡本表は25℃における特性のみを示しているが,ある選ばれたパラメータでは,一55 ℃および＋125℃においても,全数チェックされ,この温度範囲で銑軸:50ns/div たて軸:1V/div 図17 DTLゲートの入出力波形 t/ 榊 (∽｡+ 臣曽h人心㍉′†ぺ

＼

t｡// t｡氾 tr ￣60+40-20 0 20 40 60 8010()120 温度(nC) 図18 _{スイッチング時間の温度依存性(HD201F)} の電気的特性 l】 l単位供給てE 圧回路消費電力(全回路ONのとき) フ _アン ● アウⅠ 出プJ"1”レべノL jHノJ"0”レべ′+ 人力しきい伯"1” 入力しきい値"0” Propagation Delay 雑音余裕度立上り電圧リーク電流 V mW ⅤⅤⅤV nSVV紳 4.5 ⊂J 9 2 1 5 3 0 HD201F typ. 5.0 56 5 5 ∩い 2 > IID202F 拉D203F

min.1 typ.l max. _min.1 typ.】max.

HD204F

min.】 typ.l max.

5.5 133 25 0.4 1.1 80 0.70 0.82 2.0 4.5 2.6 1.9 0.35 5.0 35 25 >0.5 5.5 62.5 8 0.4 1.1 80

ー61-4.5 2.6 1.9 0.35 5.0 17 25 >0.5 5.5 32.5 8 0.4 1.1 80

(6)

860 _{昭和42年8月} 表4 NAND何路による各種論理機能の実現粍能 NANDllり路に上る仙J仁 NOT Ⅹ=Å A _X AND X=A･B

畠

x nR Ⅹ二A＋B 八 Ⅹ 11 AND-OR Ⅹ=A上i＋CD 八 R Ⅹ C D AND-NOT X=A･B

孟

Ⅹ nR-N()T Ⅹ=A＋B A X B rlViredOR) フリッ7C･プロップ

論

評

L′山一､Ⅳ 一A一口U A n8 ハし第49巻第8-一拉 S C` は完全な動作が保証されている｡

5.DTLICの応用

DTLICは通常のディジタル･ソステムの中でもっとも広く使われている回路の一一つであるrl回路のスピードほ25ns(typical)で, 消費電力ほ5mW/Gateと非常に′トさく,また雑音余裕度は1V (typical)であるから計測制御棟器ヤー･般計笥機に適している〔, さて,ここで紹介したNAND･Gateを偵一つてシステムの論理を構成する場合に,ゲートの結線をどうすればよいかを表4に示した｡このような基本的論理振作をもとにして,複雑なシステム枚能を構成することができる｡)たとえばフル･アダーを考えてみる｡いま, 加えるべき2数をA,βとし,和を5,操上げをCとする｡論理式で表現すれば次のようになる｡ 5=jβC＋AβC＋AβC＋AβC C′=AβC＋AβC＋月βC＋AβC となる｡図19はこのフル･アダーの機能をHD203Fで実現した場合の結線の仕方を示したものである｡このような場合にはGates/ chipの指数の高いHD203Fがもっとも適している仁｢逆にゲートの数よりも,入刀の数を多くしたい場合には,HD204F(4-input)を使うほうが便利であり,HD202Fと組み合わせることによって8-input にもすることが可能であるこ､図19 _{2偶のHD203Fによるフル･7ダ1一機能の実現}

d.結

ロディジタ/レICの開発に際し,もっとも標準的と思われるDTLを選んでこれを完成した｡ゲートのF垣ure of _{meritとして1/f㌔} ×J♪dが考えられるが,基本回路として修正DTLを採用することにより,凸七5mW/Gate,f♪イモ25ns/Gateという特性を得た｡かなりきびしい周l相条件でも動作することを要するため,-55℃∼十 125℃の温度範囲に耐えるパッケージの構造,ボンディソグ方式が採用され,また電気的特性もこの温度範囲で指定された範用になるように設計されている｡なお本文においてDTLシリーズのゲート,バッファ,およびエクスパンダについてのみの報告を行なったが,論兜のフレキシビリティをさらに増すためにフリップ･フロップ回路を上記シリーズに加えることも可能である｡動作モードはRS,JKいずれも可能であ F),多様性のある回路となるとともに,システムの設計および実装も容錫となるし) DTLはTTLやCMLよりはスピードは遅いれ消費電力はそのいずれよi)も′トさく,したがって,超高速であることを賛しない通常のディジタル･システムヘの応用としてはもっともバランスのとれた使いやすい回路であると思われる｡しかし,さらに高速ICへの要執ここたえるためTTLおよびCMLの開発も進めている｡参茸文献 (1) _{R本電丁工業振興協会編超′J､型電了一同路,p.314(日嗣し141} 年11月) (2)R.Bohn,R.Seeds:Electronic Design,August3(1964) (3)R.M,Burger,R.P.Donovan:FundamentalsofofSilicon

Integrated Device _{Technology(Vol.1),p.349(1967)}

(4)W.M.Bullis:Solid State Electronics,Vol･9,p･143

(1966)

(5)F.A.Trumbore:BSTJ,Vol.39,January(1960)

(6)J.Doyle:Thin Film _and SemiconductorIntegrated

Circuitry,p.191(1966)