GaAs静電誘導パワーデバイス製作技術に関する研究
著者 富田 晃吉
発行年 1994‑03‑23
出版者 静岡大学
URL http://doi.org/10.11501/3093946
電子科学研究科餐
OOO2513182 R
｝
叢灘灘
静岡大学博士論文
GaAs静電誘導パワーデバイス 製作技術に関する研究
膝
1訟1
平成6年1月
大学院電子科学研究科 電子応用工学専攻
富 田 晃 吉
本論文の概要
SIThy（Static Induction Thyristor）やBSIT（Bipolar−mode Static Induction Transis七〇r）
はバイポーラモードで動作する静電誘導（SI）デバイスであり、高耐圧であると同時にオ ン抵抗が小さく低損失を兼ね備えたパワーデバイスとして高く評価されている。しかし キャリアライフタイムが比較的長いSiを用いたSIパワーデバイスはターンオフ時のス イッチング速度が遅くなり、従ってスイッチング損失が大きい。GaAsはSiに比較して キャリアライフタイムがはるかに短く、更に直接遷移型の半導体であることから、GaAs SIデバイスは高速スイッチング特性と優れた受発光特性を持つ新しいパワーデバイスと
して期待できる。
SIデバイスを実現する上で最も重要と考えられる問題は、デバイスの活性領域となる 所要の純度の低不純物濃度層（L層）を得る技術にある。しかしGaAsのL層の成長法に 関してはまだ不明な点が多いためにその技術は十分確立されておらず、また高不純物濃 度の基板上に低不純物濃度のエピタキシャル層を成長させる従来の技術では、所要の純 度のL層を得ることは非常に困難である。
本論文では、新機能デバイスとして有望なGaAs SIパワーデバイスを実現するための 新しい製作技術の開発について述べる。
最初にSIデバイスの活性領域を形成するのに不可欠な高純度のL層の成長のため、液 相エピタキシー（LPE）法を用いてアンドープGaAs層の成長をおこない、得られた LPE層の特性と各種成長条件との関係を解析した。その結果、長時間ご20時間）のH2 ベーキングによって0（oxygen）と考えられる残留ドナー不純物は成長溶液から除去され るが、この効果に対し700℃〜950℃の範囲でベーキング温度による差は見らず、また 900℃以上の高温長時間のH2ベーキングではアクセプタ不純物となるSi（sili con）による 成長溶液の汚染が増加することから、700℃の低温H2べ一キングが成長溶液の純化に対
し効果的であることがわかった。また成長温度の上昇でSi汚染が無い場合に支配的な残 留アクセプタ不純物となるC（carbon）の偏析係数は増加し、0と考えられる残留ドナー 不純物の偏析係数は減少することがわかり、これらの結果から所要の純度のL層を成長
させるのに適した成長条件の指標を得た。
次に、SIデバイスの基本的な構成要素であるGaAs pinダイオードの順方向電流一電 圧特性について1次元シミュレーションによって解析した結果、GaAs SIパワーデバイ スは1000V程度の耐圧を持つ中電力用の高速スイッチング素子として有望であり、電圧 損失と耐圧のトレードオフの関係からデバイスの活性領域としてキャリアライフタイム が10 8s程度、厚さが50μm程度のL層が適当であることがわかった。
さらに素子の基板となる高不純物濃度層（H層）とデバイスの活性領域となる低不純物 濃度層（L層）との接合（H−L接合）の新しい形成技術として、逆エピタキシーを導入
したLPEによる格子整合H−L接合形成技術を開発した。すなわちH層を形成するた めにGeドープGaAs層のLPE成長をおこない、アンドープのGaAs成長基板上にそれ と格子整合の取れた素子の基板とするのに十分な300μm以上の厚さを持ち、不純物分布 が均一でかつ素子の基板として十分な高キャリア濃度で低抵抗率のP＋GaAs層を得るこ
とができた。そしてデバイス製作に最も適した急峻な不純物濃度分布を持つH−L接合 を形成できることがわかった。またLEC（Liquid Encapsulated Czochralski）アンドープ
半絶縁性GaAs基板をL層として使用したH−L接合（P＋−i接合）を用いてGaAs
pinダイオードを試作し評価をおこなった結果、このL層はp一層となっており、接合は P＋−P一接合であることが確i認できた。この接合を用いて試作したGaAs pinダイオードは今後の新しい光機能SIデバイスで重要となる優れた受発光特性を持っていることが確 かめられた。更に今後の展開として、より高純度のL層を持つH−L接合を得るため、
アンドープGaAs LPE成長と逆エピタキシーによる格子整合H−L接合形成技術を組
み合わせた新しいH−L接合形成技術を提案した。
更に形成したp＋−p｝接合を用い、n＋選択埋め込み成長ならびにZn選択熱拡散をおこ ない、GaAs p−channel BSITを試作し、バイポーラモードでの動作を確認した。この結 果BSITの試作のために開発した製作プロセスは今後のGaAs SIパワーデバイスの製作 に有効に使用できる見通しを得た。
目次
第1章 序論 1 1．1化合物半導体デバイスの歴史と問題点 一一．．．．．．．．一一．．．。．．． 1 1．2 GaAs SIパワーデバイス．．．．．．．．．．．．．．．．．．．．．．．。．．． 7 1．3 本研究の目的と各章の概要．．．．．．．．．．．一一．一一．．．．．．．．。． 12
第2章 LPEによるアンドープGaAs層の成長と評価 19
2．1 序言．．．．．．．一．．．，．．．一 ． ．．．．．．．．．．卿．．．．．．．．．． 19 22 成長実験方法と評価方法．一一．．。．．．．．。．．．．。．．．．．．．．．． 22 2．2．l LPE成長方法．。．．．．．．．、．．．．一一．．．．．．．．．．．．． 22 2．2．2 評価方法．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．． 25 2．3 実験結果と検討．．．．．．．．．．．．．．．．．t−．．．．．．．．．．．．． 31 2．3．1 成長条件によるエピタキシャル層の特性変化．．．．．．．．．．．． 31 2．3．2 冷却速度の影響．．．．．．．．。．．．。−t．．．．．．．．．一一．， 32 2．3．3 成長温度の影響．．．．．．．．．．．．．．．．．．．．．．．．．．．． 34 2．3．4 H2ベーキング処理の効果と影響．．．．．。．．．．．．，．．．．．． 35 2．3．5 高抵抗層の解析．．．．．．．．．．．．．．．．．．．．．、．．．．．． 38 2．4考察．．．．．．．．の．．．．．．．．．．．．．．．．．．．．．．．．．．．．． 38 2．4．1 成長温度プログラム条件について．．．．．．．．．．．．．．．．．． 38
i
2．42 H2ベーキング処理について ．．．。．．．．．．．．．．．．．．．．． 41 2．4．3 P型高抵抗層化について．．．．．．．．．．．．．．．．．．．．．．． 43 2．5結言．．．．．．．．。．．．．．．．．．．＿．．．．．．．．．．，．．．．．． 44
第3章GaAs pinダイオードの1次元シミュレーション 51
3．1序言．．．．．．．．．．．．．．．tt．．．．．．6．．．．．．．．．層．．．． 51 3．2解析方法．．．．．．．．．．．．．．．．，．．．．．．．．．．．．．．．．．．． 53 3．3 解析結果．．．．．．．．．．．．．．．．．．．。．．．．．．．．．．．．．．．． 55 3．4結言．．．．．．．，．。．．．．．．．．ゆ．．．．．．鼻．．．．．．．．．．．． 64
第4章LPEによるGaAs格子整合H−L接合の形成と評価 69
4．1序言．．．．．．．．．．．．。．．．．．．．．．．．．．．．．．．．．鱈．．．． 69 4．2格子補償効果t−．．．．．．．一一．．．．．．．．．．．．．．．．．．．．．． 71 4．3LPE成長方法．．．．．．．．．．．．．．一一．．．．．．．．．．．．．．．．． 74 4．4 P＋GaAs LPE成長結果と検討．．．．．．．．．．．．．．．．．．．．．．．． 77 4．4．1 GeドープG翫As LPE層の基本的特性．．．．．．．．．．．．．．．． 77 4．4．2 GeドープGaAs LPE層の格子補償効果の評価．．．．．．．．．．． 81 4・5格子整合P−i接合を用いたGaAs p三nダイオードの試作と評価．．．．． 83 4．5．1 GaAs pinダイオードの試作．．．．，．．．．．．．．．．．．．．．． 83 4．5．2 電気的特性とEBIC解析結集 ．．。．．．．．．．．，°．．．．．．．． 85
4．53 LECアンドープ半絶縁性GaAsウェーバの熱変性について．．．． 89
4．5．4 光学的特性 ．．．．．．．，．．．．．，．．．．．．．．．．．．．．．． 91 4．6新しい格子整合H−L接合形成技術の提案．．．．．。．．．．．．．．．．． 91 4．7結言一一．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．． 96
ii
第5章 格子整合p＋−p一接合のSIデバイスへの応用 101
5．1序言．．．．．．。．．9．．．．．．．．．．．．．．．．．．。．．．．．．の、．101 5．2 BSITの製作プロセス．．．．．．．．．．．．．．．．．．．．．．．．。．。．．102 5．3 LPE法によるn＋選択埋め込み成長．．．．．．．．．．．。．．．．．．、．．108 5．4 Si3N4膜をマスクに用いた選択Zn拡散 ．．．．．．．．．一一。．．．．．．．110 5．5 デバイス評価．．．．．．．．．．．．．．．．．．．．．．．−t．．．．一一．．112 5．6結言．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．114
第6章 結論 11g 謝辞
付録
研究業績目録
iii
第1章
序論
1．1 化合物半導体デバイスの歴史と問題点
今日のエレクトロニクス産業の発展が、半導体技術の進歩なくして有り得なかったこ とは周知の事実であろう。多くのシステムや機器は、半導体なくしては実現が困難な段 階にきている。現在のエレクトロニクス産業を支える半導体の主流はSi（silicon）であ
り、そのデバイスやプロセス技術の進歩は目ざましいものがある。Si LSI（大規模集積回 路）はますます大規模化し、素子の微細化もそれにともない留まることなく進んでいる。
また、一方ではシステムや機器に対し更なる高速化や高電力化が求められ、より優れた 新しい機能を持つデバイスの実現が要求されている。このような状況においてSiの持つ 物性ゆえの隈界を越えるため、新しい半導体材料に対する期待がますます高まってきて いる。その新しい半導体材料のひとつとして期待されているのが、化合物半導体である。
化合物半導体がその半導体物性について言及され、半導体材料として着目されたのは 1950年代に遡る［1】。Ge（germanium）による点接触型トランジスタの発明が1947年 であり、GeにかわってSiがトランジスタに用いられたのが1950年代後半である。こ の同時期に化合物半導体がSi，Geの代用品として用いることが出来る半導体材料とし て認識されていたことは、化合物半導体の歴史が意外に古いものであることを物語って いる。1950年代初頭から1960年代初頭にかけて、Siトランジスタの開発が進められて 1
いく一方で、化合物半導体に対しても種々の期待や興味から様々な研究がなされ、GaAs
（gallium arsenide）を代表とする化合物半導体の物性に関する数多くの知見が得られ理解 されていった［2］ ［3］［4］。表1−1にGaAsとSiの代表的な特性を比較して示しておく
［5］［6］［7］［8］。この頃からSiでは得られない化合物半導体の物性は広く知られるようにな り、注目を集めていたが、特に1962年のGaAsによる半導体レーザの報告［9］［10］、翌 1963年のGaAsでのGunn効果の発見［11］により化合物半導体の中でもGaAsが注目を 集めるようになった。1966年にはSiでは得られない高速、高周波デバイスを実現するた め、高電子移動度を持つGaAsを用いたMESFET（Me七al Serniconductor Field Effec七 Transis七〇r）の提案がC．A．Meadによってなされ［12］、1970年代初期よりGaAs LSIの研 究へと進展していった。
1970年以降、化合物半導体において大きな特徴であり非常に重要な技術となるヘテロ 接合技術が実現、実証されてくるようになる。この先駆けといえるのが、1970年LPE
（Liquid Phase Epi七axy）を用いて製作されたダブルヘテロ構造半導体レーザである［13］。
HBT（Heterojunc七ion Bipolar Transis七〇r）は、1951年Sho ckleyによって既に提案され ており、1960年前半頃にはKroemerらによって理論的に検討されていたが［14］、1977年
LPE法によって製作されたAIGaAs／GaAs系のHBTで高い電流利得が得られること
が実証された［15］。量子効果が現れる程度の厚みの異なった半導体結晶薄膜を交互に重 ね合わせるという超格子の概念は1960年代後半には提唱されていたが［16｝、1980年代 にはいると新しいエピタキシー技術であるMBE（Molecular Beam Epi七axy）＼MOCVD
（Metal Organic Chenユica1 Vapor Deposition）による薄膜ヘテ1コ接合形成技術の急速な 進展により超格子構造を実現するなど大きく発展する。これらヘテロ接合技術の開花の 顕著な例のひとつがHEMT（High Electron Mobility Transistor）である［17］。このよ うに化合物半導体の歴史はSiと常に比較されながら、 Siでは得られない特徴を有するデ 2
表1−1SiとGaAsの特性
Property Si
GaAs
At・ms／cln3 5．0×1022 4．42×1022
A七〇mic weight 28．09 144．63
Crystal struc七ure
Diamond
ZincblendeBand strudure indirect trans三tion direct tra皿sition Lat七ice c・n・伽・t（A）
5．43095 5．6533
Density（9／cm3） 2，328 5．32
Melting point（℃） 1415 1238
Dielectric constant 1L9 13．1
Electron af丑nity，X（V） 4．05 4．07
Energy gap（eV）at 300K 1．12 1，424
Efおective density of states
in conductioll band，凡（cm一3） 2．8×10ユ9 4．7×1017 Effective density of sta七es
in valellce band，凡（cm−3） 1．04×1019 7．0×1018 Effec七ive mass
electrons 0．98L 0．067L
0．1gT
12T
holes 0．16」 0．082」
0．49ん 0．45ん
lillority carrier丑fe time（s） 2．5×10『3 〜10心8 Mobili七y（drift）（cm2／V・s）
electrons 1500 8500
holes 450 400
Breakdown丑eld（V／cm） 〜3×105 〜3．5×105
Thermal conduc七ivity
（W／cm・K）at 300K 1．5 0．46 Liヱユear coef壬icient of
thermal expan・i・n（K｝1） 2．6×10蝋6 6．86文10−6 Thermal diffusivity（cm2／s） 0．9 0．44 Critical shearing stress（N／cm2） 1．85×102 0．58×102
ヱ｝：Longitudinal effective mass T：Transverse effective mass 1：Ligh七一hole effec七ive mass h：Heavy−hole efFective mass
3
バイスの実現と性能向上を目指し、混晶半導体、ヘテロ接合、超格子という種々の可能 性を含めて様々な構造のデバイスが提案されながら現在も進行している。
GaAsを代表とする化合物半導体がエレクトロニクスの分野で優れた材料として着目さ れてから40年以上経過し、この間その結晶成長や物性、デバイスなどの膨大な研究、報 告が行われてきた。しかし、Siではほとんど経験されないような多くの問題が、化合物 半導体のプロセス技術にはいまだ未解決なまま山積みしている。これは化合物半導体が その名の示す通り、二種類以上の元素から構成される化合物であるという点にある。この ため化合物半導体は、Siなどの元素半導体にはない様々な結晶欠陥を形成する。表1−
2に代表的な結晶欠陥の種類を示すが［18］、逆位置原子などの欠陥はSiなどの元素半 導体には本質的に存在せず、またこれらの欠陥が複合（complex）して新しい欠陥を形成 することを考えるとその種類は膨大なものとなる。
さらにGaAsやGaPなど代表的な化合物半導体では一方の元素の蒸気圧が他方と比べ てはるかに大きく、このため欠陥をより形成し易く、また結晶性の制御を難しくしてい る。化合物半導体のこの性質はデバイス製作での各プロセスで現象を複雑にし、その理 解を妨げており、プロセス技術においても学問的、技術的になお残された問題点が多い。
化合物半導体で最も進んでいると言われているGaAsのプロセス技術でさえも、 Siと比 較するとはるかに未解決の部分が多いのが現状である。
GaAsのプロセス技術の重要な問題点として、次の2点を挙げることができる。
1．結晶の問題 ・
バルク結晶の成長は、通常結晶の融点近傍でおこなわれる。GaAsの場合その融点1238
℃でのGaとAsの蒸気圧は4桁以上異なり、したがって化学量論的組成（stoichiometric composi七ion）のGaAs結晶を成長させることが難しく欠陥を形成しやすい。高温での成 長のため成長系からの汚染も受けやすい［19］。またGaAsはSiに比べて臨界せん断応力 4
表1−2化合物半導体の代表的な結晶欠陥
嫌iう◎一《襲…）＠一一◎…壬
a完全結晶 bA空孔（VA） cB空孔（VB）
⑧ pa＠fう翻 ⑨で
dA格子間原子（Ai） eB格子間康子（Bi） f逆位置格子1
9逆位置格子2 h逆位置原子対 i置換不純物1
！ ！⑨＼
j置換不純物2 k格子間不純物
が小さく転位を発生しやすい［8］。GaAsバルク結晶ではまだSiのような無転位化は出 来ておらず、低転位化の必要性が指摘されている。GaAsバルク結晶の特徴のひとつであ
る半絶縁性基板はその高抵抗率を呈するメカニズムは充分明らかにされておらず、半絶 縁性機構で重要な役割をはたしているといわれる深い準位（deep level）、EL2の正体も はっきりつかめていない［20］。
エピタキシャル成長においても残留不純物の問題は大きい。エピタキシャル層内で結晶 欠陥あるいはその複合体が造っていると言われる深い準位の解明もなされておらず、結 晶の高純度化、高品質化は十分進んでいるとは言えない。
2．表面、界面安定化の問題
GaAsはその欠陥の形成しやすさから界面準位を多く持つ。表面、界面安定化のため、
S（Sulfur）処理［21］、Se（Selenium）処理［22］による表面欠陥の夕一ミネーション
（終端）の研究が現在報告されているが、まだ確立したとは言えない。またSiにおける Sio2ような安定な保護膜も見つかっておらず、拡散時のマスクや熱処理時の保護膜、表 面パッシベーション膜も何が最適か未だはっきりとしていない［19］。GaAs MIS（Metal Insulator Semiconductor）デバイスはまだ実現されておらず、 Ga，Asデバイスの表面で の漏れ（leak）電流の問題も生じている。その他アロイオーミック電極で生じる制御で きない合金層の広がりや不均一性などオーミック電極の安定化の問題なども表面、界面 安定化の問題と関係しているといえよう。電極の安定化や接触抵抗の低減、加工性の向 上のため、新しい構成材料によるオーミック電極の形成やノンアロイオーミック電極の
研究も盛んにおこなわれている［23］［24］。
上述のごとく、化合物半導体のプロセス技術にはまだ多くの未解決の問題が残ってお り、化合物半導体を用いたデバイスの開発は、そのプロセス技術の開発とともに進めら れていかねばならない。
6
1。2 GaAs SIパワー一デバイス
静電誘導トランジスタすなわちSIT（Sta，tic lnduction Transistor）の基本概念は1950 年、西澤、渡辺によって特許出願され、1953年公開されたアナログタイプトランジス タにみられ［25］、これと同時期の1952年、基本的に同構造のアナログトランジスタが Shockleyによって提案された［261。これらのトランジスタの発想の共通の概念は、真空 管の各部を半導体に置き換え、真空管と同様の三極管特性を持つ半導体素子を得ようと いうものである。1975年、西澤等は三極管特性を持つトランジスタの実現に成功し、そ の動作機構を理論的に解析した［271。図1−1（a）に埋め込みゲート型SITの断面構 造を、図1−1（b）にSITのポテンシャル分布図を示す。 SITの動作理論は、チャネル内 に伸びた空乏層によって形成された真性ゲート（intrinsic gate）と呼ばれるポテンシャル バリアの高さを静電誘導効果（S七atic Induction縦ed）によって制御しチャネルに流れ
る電流を制御するというものであり、これがSITの名の由来である。初期に開発された SITはゲートに逆方向バイアスを印加して使用するノーマリオンタイプのユニポーラデ バイスで、大きいゲート・ドレイン間降伏電圧と小さいゲート・ドレイン間寄生容量をも つ、高電力、高周波用として有効なデバイスとして多くの研究がなされ、高速、高周波、
高耐圧、低歪、低雑音、などの優れた特長を有している事が示された［28］［29］。またゲー トに順方向バイアスを印加して少数キャリアを注入して使用するノーマリオフタイプの SITも考案され、 BSIT（Bipolar mode SIT）と名付けられた［30］。更にSITの構造に修 正を加えた様々なSIデバイスも提案された。そのひとつにSITのドレイン部を逆の伝導 型に置き換えたSIサイリスタ：SIThy（Static lnduction Thyristor）がある。 SIThyは FCThy（Field−Con七rolled Thyristor）とも呼ばれ、 GTOThy（Gate Turn Off Thyristor）
と同様にゲート入力による夕一ンオフが可能で、高速性能、低損失性能にも優れており、
新しいパワーデバイスとして注目されている［31］［32］［33］。SIデバイスはその構造中に 7
罵 穫
￡
◎
臨
gate S°黒薫￡e
n十
〇〇〇 P＋ n醐 P＋
dra㎞
（a）
11櫨mslc gate
（b）
図1−1 埋め込みゲート型SITの断面構造（a）と
ポテンシャル分布図（b）8
pinダイオードを含んでおり、光制御も可能である。 SITとしては、これは静電誘導フォ トトランジスタ：SIPT（Static Induc七ion Pho七〇七ransistor）として発表され［34］、また
SIThyとしてはSIPTと組み合わせた光トリガ、光クエンチSIThyとして報告されてい
る［35］［36］［37］。
BSITやSIThyはバイポーラモードで動作するSIデバイスであり、高耐圧であると同 時にオン抵抗が小さく低損失を兼ね備えたパワーデバイス（pawer device）として高く評 価されている。これまでにSIデバイスに関する多くの研究がなされその優れた特性が報 告されてきたが、そのほとんどはSiによって製作されたものである。しかし、 Siの持つ キャリアライフタイムは比較的長いため、バイポーラモードで動作するSIパワーデバイ スは、夕一ンオフ時のスイッチング速度が遅く、スイッチング損失が大きい。この問題 を解決するために現在Siのキャリアライフタイムを再結合中心として働くAuなどのラ イフタイムキラーをドープすることによって短くする方法がとられているが、間接遷移 型の半導体であるため短縮化には限度があり、また結晶性は劣化する。
GaAsはSiに比較してキャリアライフタイムがはるかに短く、ライフタイムキラーを用 いなくとも真性半導体の特長を生かしたままで高速スイッチング特性が期待できる。さ
らにGaAsは直接遷移型の半導体なので光入力信号に対する高感度の受光特性が期待で き、なおかつバイポーラモードで動作するSIパワーデバイスではオン状態での高輝度の 発光も期待できる。このようなオン状態での発光はSiでは実現できず、 GaAs SIパワー デバイスは受発光型の電力用高速スイッチング素子というこれまでにない新機能パワー デバイスとして大きな可能性を秘めている。しかし、GaAsのプロセス技術はSiと比較す るとはるかに遅れており、GaAsを用いて製作されたSIデバイスに関する報告は未だi数
少ない。GaAs SITに関してはいくつか見られるものの［38］［39］［40］［41］［42］、GaAs SIThy の実現に成功した例はない。
9
SIパワーデバイスが具備すべき条件として、静電誘導効果が有効に得られること、高
耐圧であること、そして低電圧損失であること、が挙げられる。これらの要求に対して t SIデバイスの活性領域となる低不純物濃度層、すなわちL層の特性が大きく関わってく
る。まず静電誘導効果を有効に得るためにはL層内に充分空乏層を広げる必要があり、L 層の不純物濃度は1013から1014Cin−3以下であることが必要あるいは望ましい。また高耐 圧性を持たせるためには、L層はある程度の厚さを必要とする。電圧損失を少なくする ためには素子基板での無駄な電圧損失をなくすためにデバイスの基板になる高不純物濃 度層（H層）と低不純物濃度層（L層）との接合、すなわちH−L接合界面において不純 物濃度の変化が急峻で、なおかつ再結合中心となるような結晶欠陥などが少なく、キャ
リアライフタイムが真性半導体に近い高品質なL層を得る必要がある。図1−2にこのSI パワーデバイスへの要求とSIパワーデバイスの活性層としてL層へ要求される特性を、
SITとSIThyの構造図とともにまとめて示す。
GaAs SIパワーデバイスを実現する上で最も重要な問題は、このデバイスの活性領域 となる高品質のL層を得る技術にあると考えられ、またH−L接合の形成技術が重要に なってくると考えられる。近年報告されたGaAs BSITに関する研究においても、より高 品質のL層の必要性が指摘されている［41］。
しかしGaAsに関しては高晶質のL層を得る技術も十分発展しているとはいえず、ま た高不純物濃度の基板上に低不純物濃度のエピタキシャル層を成長させる従来の技術で はオートドーピングの問題や大きな不純物濃度差による格子不整合の問題から、高品質 なH−L接合を得ることは非常に困難である。更にGaAsは、 Siと比べてはるかに制御 のしにくい、取扱いの難しい結晶であり、未だ多くのプロセス上の問題も抱えている。
10
＄◎u『◎e
灘 1鐵
翻r翻n
（a）
an◎de
（b）
Slパワーヂバ スへの ・ 静電誘導効果
高耐圧 低電圧損失
・低キャリア濃度
dOi3〜10 i4 cm−3以下）
・ある程度の厚さ
・濃度変化の急峻な接合
㊥高品質性
（真性半導体に近いライフ タイム等）
図1−2 SITの構造（a）とSZThyの構造（b）
およびSIパワーデバイスへの要求とZ，層へ要求される特性
1。3 本研究の目的と各章の概要
本研究はGaAs新機能デバイスとして、 GaAs SIデバイス、特に電力用素子としての GaAs SIパワーデバイスを実現するため、 H−L接合形成技術を中心とするデバイス製 作技術を開発することを目的としておこなわれたものである。
第1章では半導体材料としての化合物半導体、特にGaAsの歴史とその問題点につい て述べ、更にGaAs SIパワーデバイスの可能性について言及した。第2章では、 SIパ ワーデバイスの活性領域として不可欠な低不純物濃度でかつ高品質なL層の成長をおこ なうため、液相エピタキシー、LPEにおける各種成長条件とアンドープのGaAsエピタ キシャル層の特性との関係について検討した結果について述べる。第3章ではSIデバイ スの基本的な構成要素となるGaAs pinダイオードの1次元シミュレーションにより、特 に電圧損失の観点から、GaAs SIパワーデバイスで要求されるL層の特性について検討
した結果について述べる。第4章では、まず逆エピタキシーの発想を導入した格子整合 の取れたH層とL層の接合、すなわち格子整合H−L接合の新しい形成技術について 述べる。逆エピタキシーとは低不純物濃度基板を種子結晶としてその上にデバイスの基 板となる厚い高不純物濃度エピタキシャル層を成長させる技術である。次にこの新しい 形成技術によって形成した格子i整合P−i接合を用いて試作したGaAs pinダイオードの 特性を評価した結果について述べる。更に今後の展開として、より高品質のL層を持つ H−L接合を得るため、アンドープGaAs LPE成長と逆エピタキシー技術を組み合わせ たH−L接合形成技術を提案する。第5章では、H−L接合以外のデバイス製作技術の
闘発も考慮し、形成した格子整合P＋ 一一 p− EE合を用いてGaAs P−channel BSITを試作し た結果について述べる。第6章では本研究で得られた研究成果について総括して述べる。
12
［1］Von H． Welker：cc Uber neue halbleitend Verbindungen Z。Naturforschg，7a p．744 （1952）
［2］G．A ． Wolff， R．A．Herbert and J．D．Broder ： Electrolu皿inesceIIce of GaP，，
Phys．Rev．，voL 100 pp．1144−！147（1955）
圖H．J．Hrostowski， F．J。Morin T．H。Geballe alld G．H．Wheatley： Hall Effect and Con−
ductivity of lnSb Phys．Rev．，volユ00 pp．1672−1676（1955）
［4］J．1．Pankove： Tunneling AssQciated Photon Emission In Gallium Arsenide P−N Jun・c−
tion Phys．Rev．Letters，vo1．9 pp．283−285（1962）
［51S．M．Sze：Physics of Semiconductor Deviceラ2nd Edition， John Wiley＆sons，lnc．
（1981）pp．850−851
［6］A．S．Grove：Physics and Teclmology of Semiconductor Devices， John Wiley＆
sons，Inc．（1967）pp．102−103
［7］日本産業技術振興協会新材料技術委員会編 ：化合物半導体デバイス，日本産業技 術振興協会 （1973）pp．342−378
［8］多田、赤井： GaAs IC実用化の鍵を握るGa，As引き上げ結晶技術 日経エレクトロ ニクス 1982年5月24日号pp．201−225（1982）
13
［9】M．1．Na七han， W．P．Dumke， G．Burns， F．H．Dill Jr． and G．Lasther： Stimulatecl Entis−
sion of Radiation From GaAs P−N Junction，ラAppl．Phys．Letters， vol．l pp．62−64
（1962）
［10］R．N．Hall， G．E．・Fenner， J．Dking・ley， T．」．S・ltys l and R．0．Ca・1・・n・・C・he，ent Light
Emission From GaAs Junctions，， Phys．Rev．Lettersラvo1．9 pp．366−368（1962）
［11｝J．BGunn： Microwave Oscillation of Cuエren七in III−V semiconductors ， Solid State
Commun．ラvo1ユpp．88−91（1963）
［12］C．A．Mead：ccShottky Ba，rrier Ga七e Field Effect Transis七〇r Proc．IEEE，54 p．307
（1966）
［13］1，Hayashi， M．B．Panish， P．W．Foy and S．Sumski： Junction Lasers Which Operate
の
Continuously at Room Temp er at ure App1．Phys．Lett． voL 17 pp．109−111（1970）
［14］H．Kroemer：c Theory of Wid（トgap E㎡も七er for Transistor，， Proc．IRE，45 pp．1535−1537
（1957）
［15】M．Konagai， KK翫tsukawa and K．Takahashi： GaAIAs／GaAs heterojunc七ion phot（）−
transis七〇rs with high curren七gain，，」．AppLPhys．， vol．48 pp．4389−4394（1977）
［16］L．Esaki and R．Tsui： Superla七tice and Negative DifFerential Conductivity in Semi−
conductors IBM J．Research and Develop皿ent vo1ユ4 pp．61−65（1970）
［17］T．Mimura et al： A New Field−Effect Transistor with Selectivly Doped GaAs／n−
AIGaAs Heterojunctions Jpri．J．Appl．Phys． voL19 pp．L225−L227（1980）
［18］生駒 ：最新化合物半導体ハンドブック サイ9ンスフォーラム （1985）P．55
［19］生駒、河東田、長谷川 ：電子材料シリーズ ガリウムヒ素丸善 （1988）pp．42−51
14
［20］生駒俊、生駒英 ：化合物半導体の基礎物性入門 培風館 （1991）pp．146−146
［21］菅原、尾嶋、大井川、南日： III−V族半導体の硫黄処理 応用電子物性分科会研究 報告 No．436 pp．19−24（1990）
［22］B．A．Kuruvilla， S．V．Ghaisas， A．Da七ta， S．Banerjee and S．K．Kulkarni： Passivatiolユof
GaAs（100）Using Selenuim Sulfide，， J．App1．Phys vo1．73 pp．4384−4387（1993）
［23］L．Zheng ： Shallow Ohmic Con七act Formation by Sequential Deposition of Pd／AuGe／Ag／Au on GaAs and Rapid Thermal Annealing J．Appl．Phys vol．71
pp．3566−3571（1992）
［24］山根 ： 新しいオーミック電極の形成 Semiconductor World vol．6 pp．101−109（1987）
［25］西澤潤一、渡辺寧：高抵抗を有する半導体器具、日本国特許第20506S号（1950年
12月出願、特許公報28−一 6077）h
［26］W．Shockley： Transistor elec七ronics：Imperfec七iolls，unipolar and analog transistor，，
Proc． of IRE．，40， pp．1289−1313（1952）
［27］J．Nishizawa， T．Terasaki and J．Shiba七a： Field Effect Transistor Versus Analog Tran−
sistor（S七atic Induction Transis七〇r） IEEE Trans． Electron Device vol．ED−22 pp．185−
197（1975）
［28］J．Nishizawa and KYamamoto： High−Frequency High−power Sta七ic lnduction Tran−
sistor，りIEEE Trans． Electron Device vol．ED−25 pp．314−322（1978）
［29］Y．Mochida， J．Nishizawa， T．Ohmi and R．1〈．Gup七a： Characteristics of Static lnduc−
tioIユTransistors：Effects of Series Resistance IEEE Trans． Electron Device vo1．ED−25
pp．761−767（1978）
15
［30］J．NishizawaッT．Ohmi， Y．Mochida， T．Matsuyama and S．Ishida： Bipolar mode Static Induction Transistor（BSIT）−High Speed Switching Devices IEDM Tech， Dig．ラ
pp．676−679（1978）
［31］J．Nishizawa and K．Nakamura： Characteristics・of A New Thyristorラ， in Proc．
1976．lnt．Conf．on Solid State Devices，（Tokyo Ja，pan）Jpn．J．Appl．Phys．， suppl．，16−1
p．541（1977）
［32］Y．Kajiwara， Y．Watakabe， MBessho Y．Yukimoto and K．Shirahata： High Speed High Volta，ge Static lnduction Thyristor IEDM Tech．Dig．りpp．38−41（1977）
［33｝B．J．Baliga ： Buried−Grid Field−Controlled Thyristors Fabrica七ed using Silicon Liquid−Phase Epitaxy，， IEEE Trans． Electron Device vol．ED−27 pp．2141−2145（1980）
の
［34］J．NishizawaッT．Tamamushi a，nd S．Suzuki： A Very High Gain and A Wide Dynamic Range Static Induction Pho七〇transistor， IEEE Electron Device Letters， vol．EDL−6
pp．17−19（1985）
［35］J．Nishizawa， T．Tamamusi and KNonaka： A Very High Sensitivi七y and Very High speed Light Trigered and Light Quenched Static Induction Thyristor（LTQSITHY）
IEDM 84 pp．435−438（1984）
［36］J．Nishiza，wa，ラT．Tamamusi， K．Nonaka and H．Watanabe： Fabrication and OpticaL switching Results on七he Integrated Light−Trigered and Light−Quenched Static In−
duction Thyris七〇r，ラIEEE Trans． Elec七ron Device vo1．ED−33 pp．2031−2040（1986）
［37】J．NishizawaラT．Tamamusi， K．Nonaka and S．Shimgmura： Fabrication and Optica1一 Switching Resul七s of the Duble−Gate Static Induction Thyristor with the First
16
Plalnar−Gate and the Second Buried−Gate Structure IEEE Electron Device Le七ters
，
vo1．EDL−7 pp．175−178（1986）
［38］P・M・Campbel1， W．Garwacki， A．R．Sears， P．Menditto and B J．Baliga： Trapezoidal−
Groove Shottky−Gate Vertical−Channel GaAs FET（GaAs Static Induction Transis−
tor），， IEEE EIectron Device Letters， vo1．EDL−6 pp．304−306（1985）
［39］M．Mori and T． Yatsuo： A High Vbltage GaAs Power Static Induction Transistor，，
Extended Abs七ract of the 19th Conf． on Solid Sta七e Devices and Ma，terials，Tokyo，
pp．279−282（1987）
［40］G・S・hweeger・G・C・c。・ull・F・G・Della C・rtez H．L・Ha・tnagel， G・Vitale and P・Spirit・
：ccGaAs Ver七ical JFET Opera，ted in Bipolar Mode（Ga，As BMFET） ， Elec七ronics Le七一
ters vo1．27 pp．1097−1098（1991）
［41］G．Schweeger， F．G．Della Corte and H．L．Har七nage1： Design and Characteristics GaAs
BMFET Microelectronic Engineering vol：15 pp．313−316（1991）
［42］P．H・，dizacl， J．HIHur， H．Zha・， K．KaViani， M．A．Gunde，sen and H．R．Fette，皿an、・A
High−Voltage Optoelectronic GaAs Static Induction Transistor， IEEE Electron De−
vice Le七七ers vol．EDL−14 pp．190−192（1993）
17
第2章
LPEによるアンドープGaAs層の成長と評価
2．1 序言
GaAs SIパワーデバイスを実現する上で最も重要な問題のひとつに、デバイスの活性 領域となる高品質の低不純物濃度層、すなわちL層を得る技術が挙げられる。現在の半 導体デバイスプロセスでは、高品質なL層を得るため、バルク結晶上に薄膜の結晶を成 長させるエピタキシー技術を用いるめが一般的である。エピタキシャル成長は融点より かなり低い温度で成長がおこなえ、バルク結晶より完全性の高い高純度の結晶を得るこ とができるといわれている。エピタキシャル層の成長方法は、成長させる結晶の構成物 質をどのような形態で供給するかによって、気相エピタキシー（VPE）、分子線エピタ キシー（MBE）、液相エピタキシー（LPE）に大きく分類される。
ここで液相エピタキシー（Liquid Phase Epitaxy， LPE）は溶媒中に半導体材料を飽和状 態まで溶解させ、溶液を冷却して基板上に析出しエピタキシャル成長させるものであり、
原理的には食塩水からNaC1結晶を析出させるのと同様である。 LPEは各種のエピタキ シー技術の中で最も熱平衡に近い状態で結晶を成長させる方法である。熱平衡に近い成 長とは、基板上への析出の駆動力となる過飽和度が小さい状態で進行する成長を意味す
る。一般に結晶は熱平衡に近い条件で成長するほど構造欠陥が少なくなると考えられて おり、LPEは原理的に完全性の高い結晶を得る方法であり、現在最も良質の結晶を得る 19
ことができるエピタキシー技術である。本研究ではLPEによってエピタキシャル成長を おこなった。
エピタキシャル層はアンドープで成長をおこなっても、成長材料や成長系から取り込ま れる残留不純物を層内に含む。このためエピタキシャル層の低不純物濃度化は非常に難
しい。GaAsに関して高品質のL層を得る技術は十分発展しているとはいえず、良質の 結晶を成長でき、エピタキシー技術の中でも純度の高い結晶が得られるLPEにおいても SIパワーデレくイスに適したL層を成長させることは容易ではない。
まずGaAs LPEの歴史的な経緯について述べておく。GaAs LPEは、1963年Nelsonに よって階段形のpn接合を形成するために最初に用いられ［1｝、トンネルダイオードなど の製法としてその特色を発揮した。さらにKan9らによって高純度Ga溶液を用いる事に より、電子濃度1014cm一3台、77Kでの電子移動度50000cm2／V・s以上のGaAs LPE層が 得られる事が示され［21、LPEは素子製作の補助的な技術からエピタキシャル成長の有効 な方法として注目されるようになった。この純度の高い結晶は、Gu皿ダイオード用とし て使用できる事から盛んに研究された［3］。しかし、Gunnダイオードの製作においては 成長層内の不純物濃度の均一化の方が低不純物濃度化より重要であったため、高純度化 にはさほど注意が払われなかった。一方、高純度の化合物半導体結晶を得るためにおこ なわれたGaAs LPEに関する報告もいくつかある。1963年Hicksらによって、 H2ベーキ
ングによるGa溶液のクリーニング効果に関する報告がされている［4］。彼らは成長に先 立ってGa溶液をH2中でベーキングすることにより、 LPE層が低電子濃度化、高電子移 動度化する事を示した。彼らのこの報告により、H2ベーキングが高純度GaAs LPE成長 で一般化したといえる。また同時期に、Solomonによって初めてアンドープGaAs LPE 層がn型化する場合に支配的な残留不純物は、酸素（0二〇xygen）と考えられることが 指摘された［5］。彼はGa溶液中にGa203を加えて成長を行った結果・Ga203濃度の増加 20
に応じてLPE層の電子濃度が増加することを示した。
その後GaAs LPEに関する様々な研究が行われ、 Sio2を用いて構成された成長系では、
成長系の高温でのH2との反応によりSiの汚染が起こることが示された［6］。通常GaAs LPEは900℃以下の成長温度で行われ、この成長温度ではSiはAs格子位置に入りアク セプタ不純物となる。このため高温で長時間H2ベーキングを施したGa溶液を用いて成 長をおこなったGaAs LPE層はP型化する。
また、アンドープGaAs LPEで時々見られる高抵抗層化に関しては、充分検討されて きたとはいえず、残留ドナー不純物と残留アクセプタ不純物の補償によると考えている
報告もある［7］。
これまで述べてきたように、GaAs LPEに関して多くの研究がなされ、アンドープGaAs LPE層の特性とLPE成長条件のおおまかな関係は明らかにされてきたが、それらが充 分に解明される前にLPEの興味は別の方向に進んだ。それはAIGaAsを代表とする混 晶半導体の成長である。混晶半導体のLPEは、1970年代の光通信の発農にともない、
AIGaAs／GaAs系及びInGaAs／lnP系の結晶成長を中心として発展した。しかし、成長 層自身を安定に得る事が困難であった点や実用本位に研究が進められた傾向から、微量 な残留不純物の影響や成長層の高純度化などは置き去りにされてきたきらいがある。
このような背景から混晶半導体に関する研究が現在では先行し、まだ十分理解されてい ないにもかかわらず・アンドープGaAsのLP．Eに関する研究報告は少なくなっている。
しかし、SIパワーデバイスの活性層として適したL層の成長をおこなうためには、エピ タキシャル層の特性とGaAs LPEの各種成長条件との関係を理解しておく必要がある。
本章では、LPEによるアンドープGaAsエピタキシャル成長において、各種成長条件が、
高純度化、高品質化に与える影響について検討した結果について述べる［8］ ［9］。
21
2。2 成長実験方法と評価方法
2．2．1 LPE成長方法
［成長系］
図2−1（a，）（b）に実験に用いた成長装置と水平スライドボートの概略図を示す。
成長は石英プロセス管内でおこなった。使用した電気炉は3ゾーンで温度制御しており、
26Cmのボートの水平方向で、実測で±0．15℃以下の均一な温度分布が得られた。水平 スライドボートは高純度グラファイトカーボンを使用して製作し、成長基板を置くサセ プタ部と成長溶液槽のあるスライダ部に分けられる。このスライダを操作棒で移動して 成長溶液と成長基板の接触、分離をおこなった。H2べ一キング処理及びエピタキシャル 成長時の雰囲気H2は、純度99．9％のボンベガスをPd膜を拡散させる精製装置を使用し て純化した。この純化H2の露点を鏡面カップ式の露点計を用いて石英プロセス管入口付 近で測定した結果、H20含有量は約4．6ppmであった。
〔成長手順］
（成長溶液の仕込）
成長溶媒として純度99．9999％（6Nines）のGaを49使用した。 AsソースとしてGaAs 多結晶を用い・Isozumiらが行ったGa。A11−。As系の相図計算［11】において、 A1成分を 零（x＝0）とした時の値から得た平衡飽和As量を、目的とするエピタキシャル成長時の 飽和温度で計算し、仕込んだ。ただし、H2ベーキング中にGa溶液からAsが蒸発によっ て減少するので、エピタキシャル成長前にGaAsを追加し、二相溶液状態で成長をおこ なった。参考のため図2−2にGa−As相図［10］を示しておく。
（H2ベーキング処理）
成長溶液のクリーニングのため、成長基板は仕込まずに、成長溶液のみを水平スライ ドボートに仕込んで、エピタキシャル成長の前にH2ベーキングをおこなった。
22
ヒ・・■一ター 石英プロセス管
図区］図 石英購（外管）
温度
@コントローラ
傘
石英操作捧（内管）
ソーブ ション ポンプ
バブラー
H2 N2
（a）LPE成長装置
石英操作棒（内管）
成長溶液 壷
溶囎 Xライダー 石英操作棒（蜷
壷
：：
、
物 ／
1；
成長基板 サセプタ
（b）水平スライドボート
図2−1 LPE成長装置（a）と水平スライドボート（b）の概略図
23
1000
o
o
① 』 800 JJ
＆ 田 昌
0 10
L
WeighしPercent Arsenlc
20 30 40 50 60 70 80 9【，
12380C ・t
t on
l ■qct
， 帽 e o
1 29．7渥1（TP．）
（Ga） 〜
〜8150C
（As）
田（1
0 10 20 30 40 50 60 70 80 90 100
Ga Atomic Percent Arsenid As図2−2 Ga− As相図 ・
24
（基板洗浄）
成長基板には、片面鏡面処理を施したアンドープ半絶縁性GaAsウェーバを用いた。ト リクロロエタン、イソプロピルアルコールによる洗浄は、表面に付着した有機物を除去 する目的で行った。硫酸系溶液によるエッチングは、鏡面処理等の工程で表面に導入さ れる歪み層及び表面の金属不純物等の除去のためにおこなった。
（エピタキシャル成長）
図2−4にエピタキシャル成長時の成長温度プログラムの例を示す。本研究ではsuper−
cooling法を用いた。成長温度プログラムについて簡単に説明しておく。一定の飽和温度 で一定時間保持することによって飽和させた後に成長溶液（Ga−As溶液）を徐冷し、
成長開始時基板表面上での核の形成を促進させるための過冷却度を与える。そして基板 と溶液を接触させ、その後定めた冷却速度で成長終了温度まで徐冷し成長を行う。終了 温度に達したら、基板と溶液を分離y成長を終了する。
2．2．2 評価方法
［フォトルミネセンス（PL）法］
一般に高純度GaAsのドナー不純物濃度IVDとアクセプタ不純物濃度珊の評価の方法 として・Hall効果の測定から得た77Kのキャリア濃度と移動度からBrooks−Herringの式 を用いて算出する方法がよく用いられる［12］。しかし、NAが移動度に対してほとんど影 響しないN4《IVDのとき、 NAの誤差は大きくなってしまう。そこで今回NAを評価する 新しい方法として、フォトルミネセンス（Photoluminescence：PL）法を用いた。
PL測定は約10Kの試料温度で、 Ar÷レーザーを用いておこなった。図2−4に典型的な アンドープGaAs LPE層のフォトルミネセンススペクトルを示す。ここでBEは微細構造 を分離していない状態での束縛励起子発光（unresolved bound exciton peak）を、 G、Siは それぞれカーボンアクセプタ（carbon acceptor）とシリコンアクセプタ（silicon acceptor）
25
江 幽卜
過冷却 溶液飽和 時間
噺」溶液飽和温度 噸翻一成長開始温度
溶液一基板接触
噸瑠一成長終了温度
傘
溶液一基板分離
TgME
図2−3 成長温度プログラム
26
腎理
轟 爵
ees
畠 謹
810 820 830 840
Wavegepmgth inm］
図2−4 代表的なGaAs LPE層のPLスペクトル
を、（e，A）と（D，A）はおのおの自由電子（free electro11）一アクセプタ（acceptor）遷移 発光、ドナー（donor）一アクセプタ（acceptor）遷移発光を示している。近年Luらによっ て、残留アクセプタ不純物としてCが支配的なとき（Cに関係する発光の強度が強いと き）、アクセプタ濃度IVAは、 B Eの発光強度IBEとC（D，A）の発光強度Jo（D，A）の相対 比から以下の経験式で表されることが示された［13］。
・ZVA−1・・×1・・41鑑オ）（cm−3）（2＋1）
本研究においても、PL測定の結果から（2−−2−−1）式を用いてNAを算出した。
［Hall効果の測定］
キャリア濃度と移動度は、van der Pauw法［14］によるHa11効果の測定（以下Pauw法 と略す）によって室温と77Kで測定した。図2−5にPauw法に用いた試料の形状を示 す。オーミック電極は、純度99．99％のInを半田付けし、400℃でH2アニールをおこなっ 27
A D
B C
図2−5 Pauw法に用いた試料の形状
て得た。エピタキシャル層の厚さは、へき開した断面をHF：H202；H20＝1：1：10の 溶液を用いて光を照射しながらステインエッチングし、光学顕微鏡で観察して測定した。
各電極を図のようにA、B、C、Dとすると、抵抗率、キャリア濃度、移動度が次式の
ようにして求められる。
抵抗率： ρ
ρ ・・ Z°d（．RAB，σD＋RBa，DA 2・1112）・ノ（篶：蟹）（2 一一 2−2）
キャリア濃度： n
B
n ＝＝ E．d．△RBD，AC（2−2−3）
移動度：，μ
μ一巻・△寧（2−2 一一・4）
ただし、
d：エピタキシャル層の厚さ B：磁束密度
RAB，crD： AB間の電流値でOD間に現れる電圧値を割った値 RBCPA：BO間の電流値でDA間に現れる電圧値を割った値
△RBD，Aσ：磁界を印加することによる一RBD，Aσの変化 f：結晶の不均一性と形状の非対称性を補正する係数
ここでエピタキシャル層の厚さ（d）に対してはくChandraらの解析に基づき表面お よび界面での空乏化を考慮した［15］。
28
前に述べたようにエピタキシャル層中の不純物濃度を評価するのに、n型GaAsの77K の電子移動度がイオン化不純物散乱に支配されていると仮定して、Brooks−Herringの式 を用いてドナー不純物濃度（ND）とアクセプタ不純物濃度（NA）を算出する方法がよ
く用いられる。このBrooks−Herringの式は、
3
伽一（ 3．28×1015（呵m・）姥蠕2ハ「ノ1十n）｛ln（b十1）一ゐ／（ゐ十1）｝（cm2／V・s）（2−2−5）
ここで
b 。1・29×1014（m＊／m）c・丁字7
n＝・ND−NA m＊：電子の実効質量 m：電子の静止質量 60：真空の誘電率 T77：絶対温度（77K）
で表される。本研究でも、Cが支配的な残留アクセプタ不純物でない場合や補償比（IV．／ND）
が大きい場合には、このBrooks−Herringの式を用いてNAと1VDを算出した。
［抵抗率の温度依存性］
高抵抗層の解析として、抵抗率の温度依存性について調べた。抵抗率の温度変化から、
深い準位の存在とその活性化エネルギーを知る事が出来る。例として、深いアクセプタ 準位による高抵抗層化を浅いドナー（ND）とアクセプタ（煽）及び深いアクセプタ準 位（NAA）が存在すると仮定する3準位モデルにより考える。高抵抗層化はND−NA≦
NAAのとき生じ、この時のキャリア濃度pは
1）○（exp［一（EA 4−Ev）／ん・T］ （2−2−−6）
EAA：深いアクセプタ準位 Ev：価電子帯端エネルギー k：ボルツマン定数
T：絶対温度 29
となる［16］。抵抗率ρは
p＝：1／（e・μp・．2｝） （2−2−7）
e：電子の電荷 μが正孔移動度
となるので、移動度の温度変化が無視できると考えられる温度範囲（本研究では300Kか ら500K程度）で抵抗率を絶対温度Tの逆数に対しプロット（アレニウスプロット）する と、活性化エネルギー（EAA−Ev）が求められる。
また高抵抗層の伝導型の判定には、熱起電力を利用した方法（ホットプローブ法）を用
いた。
〔DLTS法］
半導体中の深い準位の測定方法の一つにDLTS（Deep Level Transien6pectroscopy）
法がある［17］。これはpn接合（あるいはショットキー接合）が順バイアス（あるいは0 バイアス）から逆バイアスになった時の空乏層容量の時間的変化が、深い準位のイオン 化の時間変化に対応している事を利用して、その深い準位の活性化エネルギーと密度を 知る方法である。
例としてp型半導体中に深いアクセプタが存在する場合について考える。深いアクセ プタからの正孔の放出確率epと深いアクセプタのイオン化の時定数7，は次のように表さ
れる。
毒一㌦÷Nγexp（Ev− EIAA kT）（2−2−8）
〃th：正孔の熱速度 σp：正孔の捕獲断面積
Nv：価電子帯の実効状態密度 Ev：価電子帯端エネルギー
−EAA：深いアクセプタ準位 30
イオン化した深いアクセプタ密度N勲（t）の時間変化は、
t
／Vλゑ（t）＝1＞AA｛1−exp（一一）｝ （2−2−9）
したがって空乏層幅は空間電荷密度が時間とともに増加するので狭くなり、接合容量0（t）
は次のように変化する。
ノV t
°（t）＝°・・｛1− 5− exp←1）｝（2−2 一 1°）
ここで
0。。：定常状態での接合容量
N「畿
NA：浅いアクセプタ濃度
この時間変化する接合容量を時間t1とt2でサンプリングし、その差△0を温度に対してプ ロットすると、ある温度で△0はピークを持つ。このピークは、
％一話il（2＋・1）
となる温度で現れる。t1−t2を変えて測定をおこない、 Uth（x TとNv（x Tを考慮し％T2 をアレニウスプロットすると、（2−−2−−8）式から明らかなように深いアクセプタ準位の活 性化エネルギーがわかる。また△Op，。kの値から、深いアクセプタ密度NAAが求あられる。
本研究では、深いアクセプタ準位の解析を行うためにDLTS法を用いた。試料として、
p型LPE層にlnでオーミック電極を形成した後、メタルマスクを用いて純度99．999％の A1を直径1mmの円形に真空蒸着して製作したショットキーダイオードを用いた。
2．3 実験結果と検討
2．3．1 成長条件によるエピタキシャル層の特性変化
表2−1に、成長条件によるエピタキシャル層の特性変化について代表的な例をまと めたものを示す。5つの温度で各々5時間のH2ベーキング処理を施した成長溶液を用い、
31
成長開始温度636℃から成長終了温度600℃（以後636℃→600℃と表現する）まで冷 却速度0．1℃／minの条件で成長をおこなったものと、795℃→775℃、0．5℃／minで成 長をおこなったものの室温での電気的特性をそれぞれ比較してある。成長速度が遅い636
℃の成長では、高電子移動度のn型LPE層が得られているのに対し、成長速度の速い 795℃の成長ではp型化あるいはp型高抵抗層化がおこり、n型になりにくいことがわか る。また5時間程度の且2ベーキンク処理では、LPE層がn型になるかp型になるかは H2ベーキンクの温度よりも実際の成長時の成長温度などの成長条件に強く影響されるこ
ともわかる。
表2−1 成長条件によるエピタキシャル層の特性変化の代表的な例 成長温度
ベーキング
件（5h・ur） 636℃ 795℃
700℃ HR（High Resistivity）
@ P型
750℃ P：4．8×1013
@μP：290 800℃ η：4．0×1015
@μπ：7300
HR
o型
900℃ π：1．5×10コ5
@μが7500
HR
o型
950℃ η：12×1015@μが7500
P：1．3×1014
@μp：360
上段：キャリア濃度（cm−3）
下段：ホール移動度（cm2／V・s）
2．3．2 冷却速度の影響
図2−6に成長温度を636℃→600℃とし、冷却速度を0．1、0．2、O．6℃／minと変 えた場合の残留不純物濃度の変化を示す。この結果から冷却速度の減少により、残留ド 32
1017
1016
9
繧
1015畠
ぜ
1014
1013
Tg＝636℃
働 Nd
Na
○
0 0．2 0。4 0．6 0．8
Coo髄簸g Rate 匪℃／㎜豊耳盈翌
図2−6 冷却速度と不純物濃度の関係 1017
1016
9
窪
1015畠
ぜ
1014
1013
without baking
（700℃，5hr）
600 700 800 900
Grewtk Temperatwre E℃】
図2−7 成長温度と不純物濃度の関係
33
