Reconfigurable Hardwareによる細胞シミュレータの高速化手法
6
0
0
全文
(2) 2 細胞シミュレーション. とは限らない。実験による反応経路の同定などに は已然として長い時間が必要であり、場合によっ. 細胞シミュレーションとは、1. 細胞のモデルを. てはシミュレーションの結果をヒントに実験を進. 作り、2. 初期値と制約条件を与え、3. それに基づ. めることも有効なアプローチでありうる。したがっ. いた計算を行うことで、細胞内の代謝物質の濃度. て、実験結果に基づいたモデリングができない場. を時系列に沿って求めるものである。これによっ. 合にもモデルを構築するための手法が必要である。. て、外的な撹乱を与えた後の恒常性維持メカニズ ムの挙動を調べたり、人間にとって有用な物質の 生産量を増やす手法のシミュレーションなどを行 うことができる。. もっとも簡単な方法は、推定されたパラメータ に基づいて微分方程式を立てることであるが、こ れは反応経路がわからない場合には困難であると 言える。そこで、FDA (Flux Distribution Analysis) や FBA (Flux Balance Analysis) のような手法が用 いられる。これらの手法は、実験データがほとん. 2.1 質量作用則による反応量の計算. ど揃わない状態でも適用することができるが、細 細胞シミュレーションでは、一般に化学反応モ デルを微分方程式によって記述される。化学量論. 胞シミュレーションへの適用は、現在まだ研究が はじまったばかりである。. 的な反応形態と、反応経路が同定されているもの についてはそれに基づいて微分方程式を立てるこ. 2.3. とが容易である。 たとえば、ある物質 A の濃度を [A] と表すとす ると、2 次反応. 計算量と問題の特性. 以上で述べたように、充分に短いタイムステッ プで化学反応を化学量論的に追跡することで、細. A + B −→ C. (1). 胞内の代謝物質濃度の時間変化をシミュレーショ ンすることが可能である。. の反応速度は、質量作用則に基づいて. v1 =. d[P] = k1 [A][B] dt. (2). Gepasi[3], DBsolve[4] など、比較的早い時期に実 装されたシミュレータの多くは細胞内の空間的広 がりを考慮しておらず、局所的な代謝系のみを対象. と表すことができる。k1 はこの反応に固有の反応. としているが、最近では E-Cell や The Virtual Cell. 速度定数である。一方、これの逆反応である 1 次. が、細胞全体のシミュレーションを行うために空. 反応. 間的モデルを採り入れている。空間的モデルを採. C −→ A + B. (3). るように、対象を微小体積に分割して、各タイム. の反応速度は. d[A] d[B] = = k2 [C] v2 = dt dt. 用する場合には、finite volume method[5] に見られ ステップで化学反応をシミュレーションするとと. (4). もに、濃度勾配、電位勾配などにしたがった分子 の移動も計算することになる。. と表すことができる。なお、反応速度定数は必ず. 空間的モデルを採り入れることによって、タイ. しも一定ではなく、反応に関連する物質の濃度や. ムステップあたりの計算量が大きく増加するのは. 温度によって変化することが知られているが、こ. 明らかだが、扱うデータが比較的大きく、また計. こでは簡単にするために一定とする。. 算に際してのデータ間の依存関係が広い範囲に渡. 反応経路を同定することによって、以上のよう. ることから、並列化による高速化は困難であると. に反応速度式の集合として細胞全体をシミュレー. 考えられる。しかし、単細胞レベルのシミュレー. ションすることが可能になる。. ションから多細胞シミュレーション、さらには個 体レベルシミュレーションへと規模を拡大してい. 2.2 その他の計算方法 しかし、必ずしもすべての場合に微分方程式で モデル化ができるだけの実験データが揃っている. くためには、より高い計算能力への要求が必然的 に発生するため、シミュレーションを高速に行う ことのできる、新しいアーキテクチャを開発する 必要がある。. −44−.
(3) 3 ハードウェアによるシミュレー ション支援の検討. を備えていることが特徴である。FPGA は Xilinx. 前節に述べたように、多くの細胞シミュレータ. の SSRAM4 つを持つ。ReCSiP ボードは細胞シミュ. は、大量のデータに対して様々なパラメータを用い. レーションだけでなく、広くバイオインフォマティ. て常微分方程式を高速に解析する必要がある。常. クスの分野の処理の高速化アプリケーションを考. 微分方程式は、専用ハードウェアによって比較的. 慮しており、線虫の細胞分裂の系譜作成アルゴリ. 容易に高速化が可能であるが、現在、多くの細胞. ズムを実装した場合、PC 32 台の並列処理を上回. シミュレータは、開発途上であり、様々な方式を. る性能を実現することが見積もられている [7]。. 社の Virtex-II シリーズで、600 万ゲート相当の容量 を持つ。RAM は、64MBytes の SDRAM と、4MB. 試みるための柔軟性も必要である。そこで、高速. 現在ターゲットとしているホストインターフェ. 性、柔軟性および低コストという点から、我々は. イスは 64bit/33MHz の PCI であるが、将来はメモ. FPGA を用いた可変構造型アーキテクチャに着目 した。. CPU とのより効率的な協調処理を実現する予定で. リスロットに挿す方式 [8] を用いることで、ホスト ある。. 3.1 プロトタイプの設計. 3.2. 可変構造型アーキテクチャは、常微分方程式の 並列解析を高速に行なうことができ、電力潮流シ ミュレーションやロボットのアーム制御 [6] などで 汎用 PC の数十倍から数百倍の性能を達成してい る。しかし、細胞シミュレーションでは巨大なメ モリを必要とすることから、オンボードメモリを 充分装備して、かつ並列にアクセス可能にする必. 予備評価. ReCSip ボードの予備評価として、代表的な酵素 反応の形である Michaelis-Menten 型の反応を表す 式 5 から得られる、反応の前後での各代謝物質濃 度を計算する式 6∼9 を 1 次の Euler 法で計算する 回路を FPGA 上で動作させた場合の実行時間を測 定した。 k1. 要がある。 一方で、ホスト PC の性能向上も大きいことか ら、FPGA 上のアクセラレータと、PC の協調処 理を行なうことが必要であり、ホストとの充分な データ交換能力が必要である。以上の要求を踏ま えて、FPGA ボードと数値計算ライブラリからな る、細胞シミュレーションプラットフォーム ReCSiP. (Reconfigurable Cell Simulation Platform) を開発中 である。 ReCSiP ボードは、図 1 に示すように、PCI カー ド上に、PCI インタフェース、大規模 FPGA、複数 のメモリモジュール、ドータカード用コネクタを. k3 −− −− −− −→ S +E − ← −− S · E −−−−−→ P + E. (5). k2. d[S ] dt d[P] dt d[E] dt d[S E] dt. =. −k1 [S ][E] + k2 [S E]. (6). =. −k3 [S E]. (7). =. −k1 [S ][E] + (k 2 + k3 )[S E]. (8). =. k1 [S ][E] + (k 2 + k3 )[S E]. (9). 実装した回路の構成を図 2 に示す。扱う値は単精 度浮動小数点型で、加減算器と乗算器、積分のため に仮数部をシフトする演算器それぞれ 1 つずつと、 各物質の濃度を保持する substance register、処理の. 搭載した構成を持つ。. 途中で一時的に値を保持する temporary register か. 基板の構成はシンプルであるが、. ら構成される。全体がパイプライン的に動作する. • 複雑なアルゴリズムを実装するための大容量. ことによって、図 3 のようなデータフローを構成す る。1 回 (1 タイムステップ分) の計算は 32 クロッ. FPGA • ホスト CPU との協調処理を支援するための強 力な PCI インターフェイスと DMA • 大量のデータを保持し、効率的に処理するた めの複数の大容量 RAM. −45−. クで完了し、10 クロック毎に新たな計算を開始で きる。ここでは、上記の回路は直接 Verilog-HDL で記述した。 この回路ひとつあたりのサイズはゲート数換算 で約 45,000 ゲートと、FPGA のサイズを考えると.
(4) Xilinx XC2V6000-4BF957C. 32bit. Bank #7. Bank #0. Micron MT48LC16MA2TG-75. I/O Buffer. 256Mbit SDRAM. Bank #6. 160bit (about). 64MB SDRAM. Daughter Card Connector. 256Mbit SDRAM. To Daughter Card. 18Mbit SSRAM Bank #1-4. 2.5/3.3/5V. 36bit. 18Mbit SSRAM. 1.5V. Micron MT58V1MV18DB-10. 2.5V Bank #4, #5. Bank #5. 4MB SSRAM x 4 Configuration Configuration Port. I/O. Jumper. Parallel Cable. 14pin. 3.3V. PCI Interface. Switching/Linear Regulator. Config. Selection DC5V Power Supply. To PC. To PCI. 図 1: PCI ボードのプロトタイプ. mult. add/sub. shift. solver. S. E. SE. P. Substance Registers. 1. 2. 3. Temporary Registers. 図 2: 実装した回路の構成. [S]. mult. mult. sub. shift. add. [S]. add. [E]. sub. [SE]. add. [P]. [S]. k1. [E] [E]. k2. mult. sub. shift. k2+k3 [SE]. [SE]. mult k3. [P]. [P] mult. shift. 図 3: Michaelis-Menten uni-uni reversible reaction solver. −46−.
(5) 高速化ハードウェアの利用を念頭において新 回路数. 表 1: 論理合成の結果 ゲート数 動作周波数. 規にシミュレータを設計する際に、生物学的. ops/sec.. 1 2. 45,418 88,588. 30.27MHz 29.74MHz. 3.02M 5.95M. 3 4. 132,970 175,626. 24.94MHz 23.94MHz. 7.48M 9.58M. 5. 220,769. 24.96MHz. 12.48M. なモデルの設計などに制約を与えないこと。. • ハードウェアなしでの動作が可能であること シミュレータは、多くの研究者によって使われ ることによって改良され、有用なものになって いくため、特定のハードウェアがなければ動 作しないようなものであってはならない。し たがって、ハードウェアによって高速に処理. 表 2: ソフトウェアの性能 プロセッサ ops/sec.. PentiumIII 1.13GHz PentiumIII 800MHz. 10.15M 6.25M. UltraSPARCII 300MHz. 5.21M. されるアルゴリズムは、常にソフトウェアに よって置き換えることが可能でなければなら ない。. • ホスト側プロセッサとの並列処理を考慮する こと 高速化ハードウェアと、ホスト側プロセッサの. コンパクトであるため、複数の回路を単一の FPGA. ソフトウェアが交互に動作する方式では、双. 上に実装することができる。回路数を増加させれ. 方に無駄な時間が発生することになり、性能. ば、それだけスループットを向上させることがで. 的な面では好ましくない。それぞれのタスク. きるので、回路数を変化させて論理合成と配置配. を切り分けた上で、容易に並列処理が可能と. 線を、それぞれ Xilinx ISE 4.1 で行った結果、表 1. なる方式を検討していく必要がある。. のような結果が得られた。. 以上からわかるように、シミュレーション高速化. C 言語で同等の処理を記述し、ソフトウェアで の性能を測定した結果は表 2 のようになっており、. 1 秒あたりの演算能力 (ops/sec.) を比較すると、2 回路並べた場合にほぼ PentiumIII 800MHz 相当、4 回路並べた場合にはほぼ PentiumIII 1.13GHz 相当 であることがわかる。FPGA のサイズに対して回 路規模にはこれでも充分な余裕があるため、他の より複雑なアルゴリズムを実装した場合には、汎. プラットフォームの構築においては、ハードウェア 的なアーキテクチャの設計と同様に、ソフトウェ ア的なアーキテクチャの設計や、ハードウェアと ソフトウェアの協調設計にも充分な注意と考察が 必要になる。理想的なシミュレータとのインター フェイスのとり方など、ソフトウェアレイヤの設 計は、今後の課題となる。. 用プロセッサを大きく上回る性能を達成できる見 込みである。. 4. これまで、主要な細胞シミュレータに関する詳. 3.3 シミュレーションプラットフォーム 構築に向けて. 細なサーベイを行い、局所的な代謝系シミュレー ションから細胞全体のシミュレーションへ、そして 多細胞シミュレーション、個体レベルシミュレー. 細胞シミュレータの分野に高速化ハードウェア を導入していくにあたって、重要と考えられるの は以下の点である。. まとめと今後の展開. ションへ、という動向を把握してきた。ソースが 公開されているものについては、プロファイリン グの作業も進んでいる。. • 導入が容易であること. また、ハードウェア面においては、Michaelis-. 既存のシミュレータの設計を大幅に変更する. Menten 型の反応をシミュレーションするための演. ことなく容易に導入することが可能であり、か. 算器を実装し、単一の FPGA で充分に汎用プロセッ. つ充分な性能を発揮することができること。. サ数個分の性能を発揮しうることを確認した。. • 実装に制約を与えないこと. 今年度は、5 月中旬を目処に ReCSiP ボードの設. −47−.
(6) 計を完了し、データインを行う予定である。ハー ドウェア面では、細胞シミュレーションに必要とさ. system testbed fleming. Technical Report 47– 52, Prof. of PACT Workshop on Reconfigurable. れる、いくつかの主要なアルゴリズムを処理する. Computing, Oct. 1998.. 演算器を実装するとともに、順次性能評価を行う。 また、Virtex-II の動的部分再構成機能を活かした、 仮想ハードウェア機能についても検討する。. [7] 田村友紀, 他. 細胞系譜構築システムの reconfigurable system による高速化. VLD2001 122, 信学報, Jan. 2002.. ソフトウェア面では、今年度から来年度にかけ て、ソフトウェア–ハードウェア協調処理を念頭に. [8] N.Tanabe et. al. Memonet: Network interface plugged into a memory slot. Technical report,. おいたデバイスドライバ、シミュレーションプラッ トフォームの設計・開発を開始する。また、実際に. Prof. of CLUSTER 2000, 2000.. 動作しているシミュレータ性能検証のために、現 在開発中の E-Cell version 3 への組み込みを行うこ とを予定している。. 謝辞 本研究の一部は農林水産省 21 世紀グリーンフロ ンティア研究「イネ・ゲノムシミュレータの開発」 の援助によるものです。. 参考文献 [1] J. Schaff, et al. A general computational framework for modeling cellular struc ture and function. Biophysical Journal, Vol. 73, pp. 1135– 1146, Sep. 1997. [2] Masaru Tomita, et al. E-cell: software environment for whole-cell simulation. Bioinformatics, Vol. 15, No. 1, pp. 72–84, Jan. 1999. [3] Mendes P. Gepasi: a software package for modelling the dynamics, steady states and control of biochemical and other systems. Computer Applications in the Biosciences, Vol. 9, No. 5, pp. 563–571, Oct. 1993. [4] I Goryanin, et al. Mathematical simulation and analysis of cellular metabolism and regulation. Bioinformatics, Vol. 15, No. 9, pp. 749–758, Sep. 1999. [5] Patankar. Numerical Solution of Heat Transfer and Fluid Flow. Taylor and Francis, 1980. [6] H.Miyazaki, Y.Shibata, and H.Amano. Emulation of multi-chip wasmii on reconfigurable. −48−.
(7)
図
関連したドキュメント
上述したオレフィンのヨードスルホン化反応における
では，フランクファートを支持する論者は，以上の反論に対してどのように応答するこ
このうち糸球体上皮細胞は高度に分化した終末 分化細胞であり，糸球体基底膜を外側から覆い かぶさるように存在する．
うのも、それは現物を直接に示すことによってしか説明できないタイプの概念である上に、その現物というのが、
電気集塵部は，図3‑4おに示すように円筒型の電気集塵装置であり，上部のフランジにより試
Key Word: Reconfigurable Processor, Single Plane Multiple Function, Single Function Multiple Plane, Reconfigurable Part, Dynamic Loading, Fibonacci numbers..
データベースには，1900 年以降に発生した 2 万 2 千件以上の世界中の大規模災 害の情報がある
図および図は本学で運用中の LMS「LUNA」に iPad 版からアクセスしたものである。こ こで示した図からわかるように iPad 版から LUNA にアクセスした画面の「見た目」や使い勝手
