システム集積回路工学論

アナログプラットフォーム開発部 堀口 真志

Rev. 0.00

ルネサス エレクトロニクス株式会社

群馬大学客員教授 堀口真志

2010

2011.11.25

システム集積回路工学論

第３回 降圧回路

１ 降圧回路の種類

２ シリーズ型降圧回路 電流供給能力

ループ安定性（位相余裕）

PSRR

３ スイッチング降圧回路

４ スイッチトキャパシタ降圧回路 ５ レイアウト上の注意

目次

オンチップ電源回路の基本構成（降圧）

基準電圧 発生回路

V _EXT

V _INT V _REF

負荷

V _BGR

電圧変換/

トリミング

降圧回路

(

)

外部電源

内部電源

降圧回路の種類

V _INT

V _EXT

V _REF

V _EXT C

C

荷

I _L

負 荷

C

V _EXT C

I _L

放電

I _L

I _L

I _P V _EXT

I _N

荷

V _INT

C L

I _L

V _EXT

V _REF V _INT

C _C

R _C I _L

差動増幅器 出力段 位相補償

シリーズ降圧回路 (Series Regulator)

負 荷

２段アンプ構成

V _G

-

-

-

ΔV _INT

V _INT

-

-

シリーズ降圧回路の特性

PSRR: Power Supply Rejection Ratio

DC

Transient AC

AC DC

Simulation

降圧回路の電流供給能力（PMOS出力）

V _INT V _EXT V _REF

負

荷

I _L

A

V _REF V _G

V _EXT

I _L

A

G _m

– G _m V _G

I _L

V _G

A

V _INT

V _REF

L m REF

INT

I

G V A

V    1

R _OUT

V _INT

–G _m V _G

等価回路

等価回路

G _m

V _G –V _INT

降圧回路の電流供給能力（NMOS出力）

V _INT V _EXT V _REF

負

荷

I _L

A

V _REF V _G

V _EXT

I _L

A

G _m

G _m

V _G

V _INT

I _L V _G

A

V _REF

V _INT

 

REF

INT

I

G V A

A V A

1 1

1  

 

R _OUT

V _INT

-

R _OUT

I _L V _INT

V _REF

I _Lmax

V _EXT V _{GS max}

V _REF

V _{GS max}

V _EXT

V _REF

V _THN

V _INT I _L

降圧回路の電流供給能力

m L

INT

OUT

I A G

R V

 



  1

I _{L max}

G _m

V _{GS max}

V _THP

=

G _m

V _EXT

V _REF

V _THN

V _THP

≒

V _{REF −} V _THN

V _REF

100 80

60 40

20 0.60

0.8 1.0 1.2 1.4 1.6 1.8 2.0

V _EXT

2.2V

1.9V

V _INT V _EXT

W = 2000 μm L = 0.5 μm

V _REF

I

≅ 0.3V

電流供給能力シミュレーション

I _L

V

(V)

V _REF

R R

Voltage Divider 100

80 60

40 20

1.00 1.2 1.4 1.6 1.8 2.0

I _L

V

(V)

V _EXT

V _REF

with Voltage Divider

without

電流供給能力の改善(1)

V _EXT

V _INT

I _L

Voltage Divider

電流供給能力の改善(2)

V _EXT

V _REF

V _{GS max}

差動増幅器

出力段

V _INT

EXT

GS V

V _max 

I _L

出力のうち入力に帰還される割合 降圧回路の場合普通は

β

β

β

a

入力 出力

ループ安定性

帰還アンプは発振する場合がある

発振する条件

(1) 閉ループの一周の位相シフトが360°（正帰還）

(2) 閉ループの一周の利得が1（0dB）以上 これらは周波数の関数

閉ループ

β

β

伝達関数

アンプの周波数特性(1)

a

v _in v _out

a

a

r

C

r

C

r

C

 

 

 



 

 

 



 

 

 



 





3 2

1

0

1 1

1

P P

P in

out

ω s ω

s ω

s

a v

s v a

a

a

a

a

ω _P

r

C

ω _P

r

C

ω _P

r

C

ω

Ga in | a ( s )|

0dB

0º

Pha se arg a ( s )

-90º -180º

a

ω _P

ω _P

ω ω _P

–20dB/decade

–40dB/decade

ω _P

3dB

伝達関数

アンプの周波数特性(2)

 

 

 



 

 

 



 

 

 



 

 

 



 





3 2

1 0

1 1

1

1

P P

P

Z in

out

ω s ω

s ω

s

ω a s

v s v

a

a

ω _P

ω _P

ω _P

ω _Z

ω _Z

_Pi

ω

Ga in | a ( s )|

0dB

0º

Pha se arg a ( s )

-90º -180º

a

ω _P

ω _P

ω

ω _P

ω _Z

開ループ伝達関数と閉ループ伝達関数

開ループ

a

s

v _in v _out

 

 

 



 

 

 



 

 

 



 





3 2

1

0

1 1

1

P P

P in

out

ω s ω

s ω

s

a v

s v a

閉ループ

a

s

V _REF V _INT

  s ^{V a ( s )} A 



ω

Ga in | a ( s )|

0dB

a

ω _P

ω _P

ω _P

ω

Ga in | A ( s )|

0dB

ω

ω

Ga in | a ( s )|

0dB

0º

Pha se arg a ( s )

-90º -180º

a

ω _P

ω _P

ω

位相余裕

ω _P

位相余裕 利得余裕

–20dB/decade

–40dB/decade

利得余裕：

−（開ループ伝達関数の位相が

−180°になる周波数における利得）

位相余裕：

（開ループ伝達関数の利得が0dBにな る周波数における位相） + 180°

0º 15º 30º 45º 60º 75º 90º

なぜ位相余裕が必要か？

１．PVT (Process, Voltage, Temperature) 変動 ２．閉ループ周波数応答のpeaking

位相余裕

閉ループ 利得 | A | (dB)

20

0

-20

-40

f

0.1

f

f f

V _REF

V _INT

( )

REF INT

V s V

A =

理想

現実

I _L

V _INT

V _REF

1mA 1mA

V

= 4.4 V V

= 3.0 V V

= –3 V 0.5-μm rule W = 3000 μm C

= 650 pF

I

(amp) = 1.35 mA

6 4 2 0

Volta ge (V)

0 50 100 150 200 250

V

I

C

V

V

60 40 20 0

Cu rren t (mA )

Time (ns)

位相余裕が不十分だと‥‥

45º 60º

位相余裕確保のための方針

１. 段数を最小に（２～（３）段）

２．極

ω _{P 1}

ω _{P 2}

３．利得の適正化（不必要に大きくしない）

低周波利得 a

(dB)

20 0 40 80 100

60

1 10 100 1000 10000

a

～＜

ω _P

ω _P





min

min

π f L Z V

LC f π

a ≪ , 2 ≫

2

0

 1 V _EXT

V _REF

V _INT

C _C R _C

I _L

位相補償

位相余裕のシミュレーション方法 ( 開ループ )

負荷 注意事項

- 負荷を正しくつける(負荷容量、

電流により周波数特性変化) AC

電源

LPF

L C

-

ダミー

V _EXT

V _REF

V _INT

C _C R _C

I _L

位相余裕のシミュレーション方法 ( 閉ループ )

負荷 注意事項

- 負荷を正しくつける(負荷容量、

電流により周波数特性変化) AC

電源 - 位相余裕＞45°では誤差大

2

arcsin 1 2

= A

位相余裕

閉ループ利得の ピークを観測

ω _P

C _g r

ω _P

C _L r

Dominant pole方式位相補償

V _REF

V

g _m

, r

C _g

g _m

, r

ω

0dB

0°

Phase

−90°

−180°

a

ω _P

ω _P

ω C _C C _L

位相補償 負荷

L g

C

C

r r C

C a 

 

2 1 0

2

位相余裕45°確保の条件

～数千－数万pF

補償なし

ω

ω _P

C _g r

ω _P

C _L r

Pole-zero方式位相補償

V _REF

V _INT g _m

, r

C _g

g _m

, r

ω

0dB Phase

a

ω _P

ω _P

ω C _C C _L

位相補償 負荷

L g

L C

g C

C

r C r C C C a

r C R

C

 





2 1 0

1

2 R _C

～数百－数千pF

補償なし

位相余裕45°確保の条件 0°

−90°

−180°

ω

ω

ω

補償あり

等価回路

Miller効果

–a

入力 出力

C

–a

入力 出力

(

a

C

a

C

≒

C

注）Millerは人名

a

位相余裕45°確保の条件

Miller方式位相補償

V _REF

V _INT g _m

, r

C _g

g _m

, r

C _C

C _L

負荷

2 1

2

m L

C

g

g C C

 

ω

0dB Phase

a

ω _P

ω _P

ω

～数十pF

PSRR（電源除去比）要注意

ω _P

C _g r

ω _P

g _m

C _L

補償なし

0°

−90°

−180°

ω

V _INT

v _int

V _EXT

電源除去比（PSRR）のシミュレーション方法

負荷 注意事項

- 大振幅ノイズによる動作点の 変動は解析できない

AC電源

) dB ( log

20

= PSRR

ext int

v v

電源 回路

v _ext

AC 成分 DC

成分

DC電源

Regulator for Active Mode

BGR, Trimming

Standby Regulator

CPU

Flash

マイコンへの適用例

位相余裕の実測

° 47 10 =

× 2 arcsin 1

2

V _EXT

I _L =

スイッチング降圧回路 (Switching Regulator)

I _P V _EXT

off chip

I

comparator pulse

gen.

CLK

- 電力効率≧90%

V _INT

- 外付け部品必要

L, C, diode, (power Tr.)

V _REF

I _D C

L I _L

-

PWM

PWM: Pulse Width Modulation

N₁

I _P

I _N

I _D

i

M₁ on M₂ on

T

T

Δi

V _EXT

スイッチング降圧回路の動作波形

I _P V _EXT

I _N

I _D

M₂ N₁

i

EXT INT

INT INT EXT

T V T

V T

T V Δ i L

V T V

Δ i L

 





 



 



 









2 1

1 2 1

V _INT

先にオフ

先にオン

スイッチングノイズの低減

I _P V _EXT

I _N

W _P

W _P

W _N

W _N

gen.

CLK

V _INT

V

I _D

I _N I _P

I _D

I _L

C

（大） （小）

L

（大） （小）

等価回路

スイッチトキャパシタ降圧回路(1)

V _EXT

C

C

V _EXT C

- 電力効率＞80%

- C外付け必要

C

C

- 電圧変換比＝整数比

負 荷

V _INT

V _EXT

負

荷

I _L

V _EXT C

I _L

放電

（

C ₀

C ₁

V _EXT C

C

V

C

V _EXT C

荷

V _INT

V _INT

スイッチトキャパシタ降圧回路の動作

1.0

0 0.5

V _INT ( × V

)

V

V

C

C

電圧

1/3降圧

2/3降圧

スイッチトキャパシタ降圧回路(2)

C

V _EXT C

C

荷

I _L

V _EXT C

I _L

荷 放電

C

V _EXT C

C

荷

I _L V _EXT C

I _L

荷 放電

C

C

C

C

V _INT

V _EXT

V _INT

V _EXT

スイッチトキャパシタ降圧回路の出力抵抗

等価回路

V _EXT

C

C

荷

V _INT

V _EXT

V

R _OUT V _INT

1

0

4

, 1

2 R fC

V  V







4

1

2 I C C

fC

V

 V

 



f:

降圧回路方式比較

電力変換効率

シリーズ スイッチング ｽｲｯﾁﾄｷｬﾊﾟｼﾀ

電流 電流 電流

電圧

有効 電力

V _INT

V _EXT

損失

電圧 電圧

自己消費電力

0

V _EXT

有効 電力

V _EXT V _EXT

V _INT

0

V _INT

0 変換

変換

I _EXT I _EXT I _EXT

有効 電力

損失

降圧回路方式比較

シリーズ スイッチング ｽｲｯﾁﾄｷｬﾊﾟｼﾀ 電圧

変換比

外付け 部品数 端子数

増加 電力変換 ＞90%

効率

任意 整数比

任意

V _EXT

V _INT

＞80%

n

n

0～1 ≧2

0～1 3～5

EXT INT

V

＜

V

過渡応答 ＜10ns ＞

T _C

T _C

レイアウト上の注意‥‥ノイズ

電源分離

基準電圧 発生回路

電圧変換

/

V _{EXT 1}

V _REF

負荷

V _BGR

V _{EXT 2}

V _{SS 1} V _{SS 2}

シールド線

V _INT

降圧回路

レイアウト上の注意‥‥ノイズ

シールド線の断面図

Isolation substrate

3rd metal 2nd metal 1st metal

V _REF

問題

出力トランジスタがNMOSであるシリーズ降圧回路 では、位相補償の方式としてとしてMiller方式を 用いることができない。その理由を述べよ。

V _INT V _EXT V _REF

負

荷

I _L