Microsoft PowerPoint - 集積デバイス工学７.ppt

1

集積デバイス工学（７）

トランジスタの寄生容量と

スイッチング回路モデル

VLSIセンター 藤野 毅 2

問題１ 追加課題

„

下のトランジスタがＯＮする電圧範囲を求めよ

ただしV

_Tn

=1V，V

_Tp

=-1Vとする

5V 0V 5V 5V 5V 5V ＜４V any ＞6V 0V -5V 0V -5V 0V 0V ＜-１V any ＞1V ５Vの電圧シフト 3

問題2①

„

Ｐ型MOSトランジスタについて

z正孔の実効移動度 μp=0.0070[m2/V・s]，ゲート 長0.25[μm]，ゲート幅20[μm] zしきい値電圧－0.5V，単位面積あたりの酸化膜容 量 Cox=7×10-4_[F/m2]

①ゲート電極の入力容量Cg[F]を求めよ．

Cg=L

×

W

×

Cox=0.25

×

10

-6

_×

₂₀

_×

₁₀

-6

_×

₇

_×

₁₀

-4

=3.5

×

10

-15

_{=3.5 [fF]}

4

問題2②

„

Ｐ型MOSトランジスタについて

zしきい値電圧－0.5V，単位面積あたりの酸化膜容 量 Cox=7×10-4_[F/m2]

②上記Ｐ型トランジスタのソース電圧を2.5V，ドレイン

電圧を0Vとした．ゲート電圧を－2.5Vから2.5Vま

で変化させたとき，トランジスタがONするゲート電

圧の範囲を答えよ．

2.5V 0V ＜2V

－

2.5V

＜

Vg

＜

2V

5

問題2③

„Ｐ型MOSトランジスタについて z正孔の実効移動度 μp=0.0070[m2/V・s]，ゲート長 0.25[μm]，ゲート幅20[μm] zしきい値電圧－0.5V，単位面積あたりの酸化膜容量 Cox=7×10-4_[F/m2] ③②の条件でゲート電圧を0Vにしたときのソースドレイン間に 流れる電流Ids[A]をもとめよ． 2.5V 0V 0V

(

)

_⎥⎦⎤ ⎢⎣ ⎡ ₋ − = 2 2 1 Tp GS ox p DS C V V L W I μ Vpinch=V_GS－V_tp=－2.5－（－0.5）=－2V V_DS=－2.5＜Vpinchなので飽和領域

(

) (

)

(

)

_⎥⎦⎤ ⎢⎣ ⎡ _{× − − −} × × × − = −4 2 5 . 0 5 . 2 2 1 10 7 007 . 0 25 . 0 20 ] [ 10 84 . 7 4 A − × − = 6

論理しきい値電圧の導出(1)

„

トランジスタのOＮ状態には「

飽和

」と「

線形

」の２

種類があり，それぞれ電流式が異なる．

„

論理しきい値電圧を数式的にもとめるためには，

どちらの状態にあるかを把握しておく必要がある．

„

出力Vout＝Vdd/2＝2.5Vにあるときにトランジス

タが「飽和」状態で動作するゲート電圧は？

5V 0V ＜3.5V （2.5+VTN） ＞1.5V （2.5ー|V_TP | ） Vout＝ 2.5V Vout＝ 2.5V 復習

7

論理しきい値電圧の導出(2)

„入力電圧が１.5Ｖ（ 2.5－|VTP | ）＜Vin＜3.5Ｖ（ 2.5＋VTN） ではPMOS，NMOSともに飽和領域で動作する． ⇒論理しきい値電圧V_th(inv)計算では飽和動作を使用． | | DSP DSN I I = ox n n n n C L W _μ β = p ox p p p C L W _μ β = とおくと飽和電流は

(

)

2 | | 2 1 | |IDSP= βpVdd−Vin− VTP

(

)

2 2 1 TN in n DSN V V I = β − のときの入力電圧Vinなので 論理しきい値電圧Vth(inv)は p n p n TN TP dd th V V V inv V

β

β

β

β

+ + − = 1 | | ) (

(

th( ) TN

)

dd th( ) | TP| p n

β

V inv −V =V −V inv− V

β

∴ 復習 8

論理しきい値電圧の特性(1)

„導かれた論理しきい値電圧Vth(inv) は p n β β = p n p n TN TP dd th V V V inv V

β

β

β

β

+ + − = 1 | | ) ( | | TP TN V V = „ の時 となる 2 ) ( dd th V inv V = p n β β = p ox p p ox n n n _C L W C L W _{μ = μ} „論理しきい値電圧Vth(inv)を電源電圧の半分にする条件は (1)トランジスタのしきい値電圧の絶対値を等しく (2)トランジスタのPMOS側のゲート幅をNMOS側の２～３倍 p p n n W Wμ = μ p n L L =

(

)

p n μ μ = 2～3⋅ Wp=

(

2～3

)

⋅Wn „通常電子の移動度は正孔の移動度の２～３倍なので 9

論理しきい値電圧の特性(2)

„論理しきい値電圧Vth(inv)を電源電圧の半分にする条件は ５Ｖ ５Ｖ Vin Vout 0 2.5Ｖ （Vdd/2） p n β β = VTN =|VTP| ( ) ₂ dd th V inv V = „上記の条件を満たしている時の伝達特性は以下のとおり ５Ｖ ５Ｖ Vin Vout 0 １Ｖ （VTN） ４Ｖ （Vdd－|VTP|） 2.5Ｖ （Vdd/2） 10

理想的しきい値電圧の実現

„理想的論理しきい値Vth(inv)=Vdd/2の実現 入力電圧(Vin) 出力 電圧 (V out ) p n β β = p ox p p ox n n n _C L W C L W _{μ = μ} すなわち ， および Vthp=−Vthnとするとよい 1 = p n β β Vdd/2 具体的にはμn～ 3μpの場合,Ln=Lp,Wp=３Wnとする Vdd 入力 出力 0V Wp/Ln= /0.5 Wn/Ln= 4/0.5 11

理想的しきい値電圧の実現

„理想的論理しきい値Vth(inv)=Vdd/2の実現 入力電圧(Vin) 出力 電圧 (V out ) p n β β = p ox p p ox n n n _C L W C L W _{μ = μ} すなわち ， および|VTHP|=VTHN とするとよい 1 = p n β β Vdd/2 具体的にはμn～ 3μpの場合,Ln=Lp,Wp=３Wnとする Vdd 入力 出力 0V Wp/Ln=12/0.5 Wn/Ln=4/0.5 12

論理しきい値電圧の制御(1)

„NMOSとPMOSのしきい値電圧の絶 対値は等しく， 利得βが異なる時を考える „Vin=V_th(inv)のとき zI_DSN= |I_DSP|が必要 zV_GSN= V_th(inv)，|V_GSP| = V_dd-V_th(inv) „βn>βpであり，NMOSが強くなり バランスが崩れるとVoutの電圧は 低くなる „Vout=Vdd/2にするため，バランスを 取り戻そうとするとNMOSが弱くなる ようにVGSNを小さくすれば良い „すなわちVth(inv)’<Vth(inv)となり 論理しきい値電圧は低くなる NMOS PMOS Vin Vout V_GSP V_GSN ( )2 2 1 TN GSN n DSN V V I = β − ( )2 | | 2 1 | |IDSP= βpVGSP−VTP

13

論理しきい値電圧の制御(2)

„ トランジスタの利得βに差があると下図のようになる „ NMOSトランジスタの利得が大きいと論理しきい値電圧は低くなる 入力電圧(Vin) 出力 電圧 (V out ) 1 = p n β β 5 . 2 = p n β β 5 . 1 = p n β β Vdd/2 Vdd/2 Vdd 入力 出力 0V Wp/Ln=12/0.5 Wn/Ln=4/0.5 p n p n TN TP dd th V V V inv V β β β β + + − = 1 | | ) ( 14

練習問題回答

„

Vdd=5V

，

V

TN

=1V

，

V

TP

=-1.2V

，β

n=100

μ

A/V

2

，

β

p=100

μ

A/V

2

_{を式に代入}

4 . 2 1 1 1 1 1 1 | 2 . 1 | 5 1 | | ) ( = + + − − = + + − = p n p n TN TP dd th V V V inv V

β

β

β

β

Vth(inv)=2.4V

15

インバータしきい値近傍の動作解析(1)

„NMOS,PMOSトランジスタともに飽和領域で動作している限り， ドレイン電圧に依存せず電流は一定（飽和動作条件は下記） 5V 0V Vin ＝2.5V Vin ＝2.5V 16

インバータしきい値近傍の動作解析(1)

„NMOS,PMOSトランジスタともに飽和領域で動作している限り， ドレイン電圧に依存せず電流は一定（飽和動作条件は下記） 5V 0V Vin ＝2.5V Vin ＝2.5V ＞1.5V （2.5ーVTN） ＜3.5V （2.5+|V_TP|） „Vin=Vth(inv)=Vdd/2=2.5Vでの飽和領域の動作条件は ⇒Vin=Vdd/2に対して，出力Voutは上記の範囲の値をとりうる V V V V V V V TP dd out TN dd _{| | 3.5} 2 5 . 1 2 − = < < + = 17

インバータしきい値近傍の解析(2)

„入力電圧がVdd/2=2.5Vの時，出力電圧Voutは下記の範 囲で変化することから下の伝達特性となる ５Ｖ ５Ｖ Vin Vout 0 ５Ｖ ５Ｖ Vin Vout 0 2.5Ｖ （Vdd/2） 2.5Ｖ （Vdd/2） V V V V V V V TP dd out TN dd _{| | 3.5} 2 5 . 1 2 − = < < + = 18

インバータしきい値近傍の解析(2)

„入力電圧がVdd/2=2.5Vの時，出力電圧Voutは下記の範 囲で変化することから下の伝達特性となる ５Ｖ ５Ｖ Vin Vout 0 2.5Ｖ （Vdd/2） 3.5Ｖ （Vdd/2+|VTP|） ５Ｖ ５Ｖ Vin Vout 0 2.5Ｖ （Vdd/2） 2.5Ｖ （Vdd/2） 1.5Ｖ （Vdd/2－VTN） V V V V V V V TP dd out TN dd _{| | 3.5} 2 5 . 1 2 − = < < + =

19

インバータしきい値近傍の解析(3)

„ただし，現実のトランジスタはチャネル長変調効果のため 飽和領域においても，ドレイン電圧に依存してドレイン電流 が変化する „これにより，伝達特性においても，出力電圧Voutは入力電 圧Vinに依存して以下のように変化する ５Ｖ ５Ｖ Vin Vout 0 2.5Ｖ （Vdd/2） 3.5Ｖ （Vdd/2+|VTP|） 1.5Ｖ （Vdd/2－VTN） ５Ｖ ５Ｖ Vout 0 2.5Ｖ （Vdd/2） 20

チャネル長変調効果

„チャネル長変調効果の定式化

(

)

(1 ) 2 1 2 D T G n DS V V V I β +λ ⎥⎦ ⎤ ⎢⎣ ⎡ ₋ = λをチャネル長変調効果係数とよぶ VDS チャネル長変調効果 IDS 飽和領域 21

DC伝達特性におけるトランジスタ動作領域①

„N-ch Tr：VGS=0<VTN：OFF „P-ch Tr：|VGS|=Vdd>|VTP|，|VDS|=0< | VGS | -|VTP|：線形 入力電圧(Vin) N-ch P-ch OFF 線形 A B C D E 飽和 線形 VDS IDS |VGS|-|VTHP| =| VDS| NMOS （実線） PMOS （破線） ① |VGS(P)|=Vdd VGS(N)=0 出力 電圧 (V out ) VTN Vdd-|VTP| C Vdd/2 +|VTP| Vdd/2 -|VTN| ① 22

DC伝達特性におけるトランジスタ動作領域②

入力電圧(Vin) N-ch P-ch OFF 線形 飽和 A B C D E 線形 飽和 Vgs-Vthn= Vds NMOS （実線） PMOS （破線） ① ② |VGS(P)|= Vdd-VTN-ΔV VGS(N)=VTN+ΔV „N-ch Tr：VGS=VTN+ΔV>VTN ,VDS～Vdd>VGS-VTN：飽和 „P-ch Tr：|VGS|=Vdd-VTN-ΔV，|VDS| ～ 0< |VGS| -|VTP|：線形 線形 出力 電圧 (V out ) VTN Vdd-|VTP| C Vdd/2 +|VTP| Vdd/2 -|VTN| ① ② VDS IDS 23

DC伝達特性におけるトランジスタ動作領域③

入力電圧(Vin) N-ch P-ch OFF 線形 飽和 飽和 A B C D E インバータのしきい値電圧：Vth(inv) NMOS （実線） PMOS （破線） ① ② ③ VGS(P) = VGS(N) =Vdd/2 飽和 „N-ch Tr：VGS =Vdd/2，VDS =Vdd/2 > VGS -VTN ：飽和 „P-ch Tr：|VGS|=Vdd/2，

|

VDS

|

=Vdd/2>|VGS|-|VTP|：飽和 線形 線形 出力 電圧 (V out ) VTN Vdd-|VTP| C Vdd/2 +|VTP| Vdd/2 -|VTN| ① ② ③ VDS IDS Vdd/2 -|VTN| Vdd/2 +|VTP| 24

DC伝達特性におけるトランジスタ動作領域④

„N-ch Tr：VGS =Vdd>VTN，VDS ～ 0<VGS -VTN ：線形 „P-ch Tr：|VGS|=|VTP|+ΔV，VDS ～Vdd> |VGS |-|VTP|：飽和 入力電圧(Vin) N-ch P-ch OFF 線形 線形 飽和 飽和 A B C D E 線形 飽和 インバータのしきい値電圧：Vth(inv) NMOS （実線） PMOS （破線） ① ② ③ ④ |VGS(P)|= |VTN|+ΔV VGS(N)=Vdd-VTN-ΔV 出力 電圧 (V out ) VTN Vdd-|VTP| C Vdd/2 +|VTP| Vdd/2 -|VTN| ① ② ③ ④ VDS IDS

25

DC伝達特性におけるトランジスタ動作領域⑤

„N-ch Tr：VGS =Vdd>VTP，Vds=0<VGS -VTN ：線形 „P-ch Tr：|VGS|=0<|VTP|：OFF 入力電圧(Vin) N-ch P-ch OFF OFF 線形 線形 飽和 飽和 A B C D E 線形 飽和 インバータのしきい値電圧：Vth(inv) PMOS （破線） ① ② ③ ④ ⑤ NMOS （実線） 出力 電圧 (V o u t) VTN Vdd-|VTP| C Vdd/2 +|VTP| Vdd/2 -|VTN| ① ② ③ ⑤ VDS IDS ④ VGS(P)=0 26

DC伝達特性におけるトランジスタ動作領域

„インバータのしきい電圧近傍（C）では両Tr.とも飽和 入力電圧(Vin) 出力 電圧 (V o u t) N-ch P-ch VTN Vdd-|VTP| OFF OFF 線形 線形 飽和 飽和 A B C D E 線形 飽和 インバータのしきい値電圧：Vth(inv) C Vdd/2 +|VTP| Vdd/2 -|VTN| NMOS （実線） PMOS （破線） ① ② ③ ④ ⑤ ① ② ③ ④ ⑤ Vds < Vgs-Vth Vds > Vgs-Vth VDS IDS 27

DC伝達特性におけるトランジスタ動作領域

„インバータのしきい電圧近傍（C）では両Tr.とも飽和 入力電圧(Vin) 出力 電圧 (V out ) N-ch P-ch VTN Vdd-|VTP| OFF OFF 線形 線形 飽和 飽和 A B C D E 線形 飽和 インバータのしきい値電圧：Vth(inv) C Vdd/2 +|VTP| Vdd/2 -|VTN| NMOS （実線） PMOS （破線） ① ② ③ ④ ⑤ ① ② ③ ④ ⑤ Vds < Vgs-Vth Vds > Vgs-Vth VDS IDS 28

実際のインバータの伝達特性

„実際にはＶ_in=Ｖｄｄ/2において， zVGS(NMOS)=Vdd/2>Vthn⇒NMOS:ON zVGS(PMOS)=Vdd/2-Vdd=-Vdd/2<Vthp⇒PMOS:ON „Ｐ，Ｎ両方のトランジスタが両方ONしているため，それらのトラン ジスタの駆動できる電流の差（力関係）で出力はV_ddと0Vの中間 の電圧をとる． Vdd Vdd インバータの論理しきい値 Vth(inv) Vin Vout 0 NMOS:ON PMOS:ON NMOS:OFF PMOS:ON NMOS:ON PMOS:OFF Vthn Vdd-|Vthp| „入力電圧Vinが Vthn<Vin<Vdd-|Vthp| (Vthp<0) の間のＤＣ伝達特性およびイン バータの論理しきい値電圧 Vth(inv)はNMOS，PMOSトラン ジスタの駆動力（トランジスタサ イズ）の比に依存 29

実際のインバータの伝達特性(1)

„VTN＜Vin＜Vdd/2 zNMOS:OFF zPMOS:ON（飽和⇒線形） |VDS|＝～0V＜|VGSP|－|VTP| „Vin＝VTN ＝1V zNMOSがOFF⇒ON（飽和） zPMOSは線形でON V_in=0V Vout=5V V_GSP=-5V V_GSN =0V OFF ON:飽和 V_in=V_TN V_GSP=-4Ｖ V_GSN=1V 5V 5V Vin Vout 0 NMOS:OFF PMOS:ON 1V OFF⇒ON ON:飽和 Vout=5V 30

実際のインバータの伝達特性(1)

„VTN＜Vin＜Vdd/2 zNMOS:飽和でON zPMOS:ON（飽和⇒線形） |VDS|＝Vdd＞|VGSP|－|VTP| „Vin＝VTN zNMOSがOFF⇒ON zPMOSは飽和でON V_in=0V Vout=Vdd V_GSP=-V_dd V_GSN =0V OFF ON:飽和 V_in=V_TN V_GSP=-V_dd+VTN =-|Vdd-V_TN| V_GSN=V_TN Vdd Vdd Vin Vout 0 NMOS:OFF PMOS:ON Vthn OFF⇒ON ON:飽和 Vout=Vdd

31

DC伝達特性におけるトランジスタ動作領域

„

それぞれの領域でのトランジスタの動作条件

入力電圧(Vin) 出力 電圧 (V o u t) N-ch P-ch Vthn Vdd-|Vthp| A B C D E 線形 飽和 Vds Id s インバータのしきい値電圧：Vth(inv) C Vdd/2 +|Vthp| Vdd/2 -|Vthn| NMOS （実線） PMOS （破線） Vds < Vgs-Vth Vds > Vgs-Vth 32

トランジスタのソースドレイン寄生容量

„ソースドレインにはPN接合が存在しており，接合の面積およ び周囲長に依存して寄生容量となる zCj：電極底面の単位面積当たりのPN接合容量[F/m2_] zCjsw：電極周囲の単位長当たりのPN接合容量[F/m] 教科書ではCjをCdepA, CjswをCdepSと書いているので注意！ Cｊ Cjsw ゲート P型基板 N+_領域 Cｊ N型MOSトランジスタの例 33

PN接合容量電圧依存性（教科書p.33）

„PN接合が作成されていると空乏層容量Cdepがある ⇒ソースドレイン電極には寄生容量がある „CｊにはPN接合に印加されている接合電圧VDの依存性 がある．V_D=0Vのときの容量をC_j0とすると bi D j j V V C C − ⋅ = 1 1 0 教科書(2・8)式 ・V_DはP型端子が＋の場合（順方向）の電圧 V_biはビルトイン電圧である． ・通常のMOSトランジスタ動作条件ではVD ＜0V（逆方向方 向電圧を印加）なのでC_j＜C_j0である *教科書はCj=Cdep, VD=Vi , Vbi=φBになっているので注意 34

ビルトイン電圧V

_bi

の導出(復習)

„ P型領域では „ N型領域では ⎟⎟ ⎠ ⎞ ⎜⎜ ⎝ ⎛ i A B n N T k ln ⎟⎟ ⎠ ⎞ ⎜⎜ ⎝ ⎛ i D B n N T k ln ⎟⎟ ⎠ ⎞ ⎜⎜ ⎝ ⎛ = − i D B in F n N T k E E ln ⎟⎟ ⎠ ⎞ ⎜⎜ ⎝ ⎛ = − i A B F ip n N T k E E ln ⎟⎟ ⎠ ⎞ ⎜⎜ ⎝ ⎛ ⋅ = ⎟⎟ ⎠ ⎞ ⎜⎜ ⎝ ⎛ + ⎟⎟ ⎠ ⎞ ⎜⎜ ⎝ ⎛ = − = ⋅ 2 ln ln ln i D A B i D B i A B in ip bi n N N T k n N T k n N T k E E V q ⎟⎟ ⎠ ⎞ ⎜⎜ ⎝ ⎛ ⋅ = ln 2 i D A B bi n N N q T k V A B F ip i p N T k E E n p = ⎭ ⎬ ⎫ ⎩ ⎨ ⎧ − ⋅ = exp D B in F i n N T k E E n n = ⎭ ⎬ ⎫ ⎩ ⎨ ⎧ − ⋅ = exp N型半導体 P型半導体 qVbi EF Eip Ein ] [ 10 5 . 1 _× 16 −3 = m ni 35

解説（教科書p.33参考）

„アクセプタ密度NA=1X1022_[m-3_{]のP型Siとドナー密度} ND=1X1024[m-3]のN型SiのPN接合におけるビルトインポ テンシャルV_biを求めよ．

(

)

]

[

82

.

0

4

.

31

026

.

0

10

5

.

1

10

1

10

1

ln

026

.

0

ln

₂ 16 24 22 2

V

n

N

N

q

T

k

V

i D A B bi

=

×

=

×

×

×

×

×

=

⎟⎟

⎠

⎞

⎜⎜

⎝

⎛

⋅

=

P型基板(NA=1X1022[m-3]) N+_{拡散領域(N} D=1X1024[m-3]) NMOS Tr 36

練習１

„下図に示したN型MOSトランジスタのソース寄生容量Csbお よびドレイン寄生容量C_dbを求めなさい zCj=0.6×10-3_[F/m2_{]，Cjsw=0.4×10}-11_{[F/m]とする} zソース電圧は0V，ドレイン電圧は5V,ビルトイン電圧Vbiは 0.625Vとする 10μm ２μm 5μm 5μm ドレイン 電極 ソース 電極 ｐ型基板 0V ドレイン電極 (5V) ゲート電極 ソース電極 (0V) N+ N+

37

電圧印加時の空乏層におけるPN接合容量変化

„ PN接合容量（Cd）の変化（P：＋，N:－が順方向） 順方向：Cdは大きく 逆方向：Cdは小さく N型半導体 P型半導体 +Q -Q -Q +Q 電子：－電荷 正孔：＋電荷 順方向電圧 逆方向電圧 V V 順方向電圧 逆方向電圧 容量は （順方向） ＞ （逆方向） 38

トランジスタのON抵抗

„ N型トランジスタが線形領域(VDS＜VGS-VTn)で動作している場合（ゲート電 圧VGSが高くて，トランジスタがしっかりONしているので，ソースドレイン間 電圧V_DSは小さい）ではゲート電圧V_GSで制御できる可変抵抗とみなせる ( ) _⎥⎦⎤ ⎢⎣ ⎡ _{− −} = 2 2 1 DS DS Tn GS n DS V V V V I β n(GS Tn) V DS DS on V V dV dI R DS − = = = β 0 1 微分 電流( IDS ) 線形

(

)

_⎥⎦⎤ ⎢⎣ ⎡ _{− −} = 2 2 1 DS DS Tn GS n DS V V V V I β

(

)

_⎥⎦⎤ ⎢⎣ ⎡ ₋ = 2 2 1 Tn GS n DS V V I β ドレイン電圧(VDS) 飽和 VDS=VGＳ– Vthとなるピンチオフ点 VGＳ>>VTn VDＳ≒0 ox n n C L W μ β = on R 1 傾き R_on (GS Tn) n on V V R − = β 1 39

トランジスタの簡易回路モデル

„

トランジスタを等価回路で表現する（教科書p.43）

z入力側容量⇒ゲート容量Cg z出力容量⇒ドレイン容量Cdb z抵抗⇒トランジスタON抵抗Ron G S D G S D R_on Cg Cdb