1 次の問いに答えよ. [35点] (5
×7) 【各問完全解答; 部分点なし】
(1) 16
進数
D5を
10進数に変換せよ
(結果のみ示せ).(2) 8
ビットの
2の補数表現の
2進数
11011100を
10進数に変換せよ
(結果のみ示せ).(3) (x+a+b)(x+a+b)(x+a+c)(x+a+c)
を簡単化せよ
(結果に至る過程も示せ).(4) (x⊕a)(x⊕b)(a⊕b)
を簡単化せよ
(結果に至る過程も示せ).(5) f(a, b, c) =P
(1,2,3,6,7)
の 和積 標準系を示せ
(結果のみ示せ).(6) m(a, b, c) =ab+bc+ca
を基本対象関数
S03(a, b, c),S13(a, b, c),S23(a, b, c),S33(a, b, c)の和で表せ
(結果のみ示せ).
(7)
論理関数
h(a, b, c, d, e) = (a+bc)(a+cd) +b(d+e)を計算する組み合わせ回路を, not ゲートと
2入力
nandゲートだけを用いて構成せよ
(結果のみ示せ).2 次の状態遷移表で動作が定義される順序回路について下記の問いに答えよ. ただし, 入力をx,出力を
z1, z2
とする.
[20点] (5 + 15)
現状態 次状態 出力
z1z2 x= 0 x= 1 x= 0 x= 1S1 S2 S3 0 0 0 1
S2 S4 S5 1 0 1 1
S3 S5 S4 1 0 1 1
S4 S1 S1 0 0 0 0
S5 S1 S1 0 1 0 0
(1)
次のように, 3 ビットの状態変数
a, b, cを用いて状態符号化を行ったとする. 符号化された状態遷移表を作
成せよ
(解答用紙の空欄を埋めよ).【ケアレスミスを絶対しないよう,よく見直すこと. (1)の間違いにより(2)の答えが違っても部分点は与えない.】
a b c
S1 0 0 1
S2 0 1 0
S3 0 1 1
S4 1 0 0
S5 1 0 1
(2) 3
個の
Dフリップフロップを用いてこの回路を設計する. 状態変数
a, b, cに対応するフリップフロップの
D入力をそれぞれ
da, db, dcとする.
da, db, dc, z1, z2を
a, b, c, xの最小積和形で表せ. 必ず
don’t careも考慮 すること. それぞれのカルノー図も併せて示せ
(解答用紙に書き込め).3 次の順序機械の状態数を最小化せよ(結果のみ示せ). [13点]
現状態 次状態/出力
0 1
S1 S2/0 S3/1 S2 S9/0 S6/1 S3 S7/0 S4/0 S4 S2/0 S7/1 S5 S5/1 S6/1 S6 S6/1 S5/1 S7 S3/0 S4/0 S8 S2/0 S8/0 S9 S9/0 S8/1
1
4 次の回路に関して下記の問いに答えよ. [20点] (4+8+8)
FA s co a b ci
FA s co a b ci
FA s co a b ci
FA s co a b ci
a3 b3 a2 b2 a1 b1 a0 b0
s3 s2 s1 s0
c4
c3 c2 c1
x
図中の
FAは全加算器
(full adder)である. この回路は, 4 ビット
2進数の 加減算を行うものであり,
• x= 0
のときには
a3a2a1a0に
b3b2b1b0を加算した結果が
s3s2s1s0に,
• x= 1
のときには
a3a2a1a0から
b3b2b1b0を減算した結果が
s3s2s1s0に,
得られるものとする. ただし,
a3a2a1a0,b3b2b1b0,および
s3s2s1s0はの表現には
2の補数表現を用いており, そ れぞれ
a0,b0,s0が最下位ビットである. オーバーフロー
(overflow)が起こっていれば正しい結果は得られない.
(1)
全加算器の出力
co, sを入力
a, b, ciの論理式で表せ.
(2)
次の入力に対し, オーバフローが起こっていれば「×」を, そうでなければ計算結果
s3s2s1s0を示せ.
x a3a2a1a0 b3b2b1b0
a) 0 1101 1111
b) 0 0101 1001
c) 1 0011 1111
d) 1 0011 1000
(3)
オーバフローが起こる条件を
vで表す
(オーバフローが起こるときv= 1となり, 起きないとき
v= 0とな る).
vは
x,a3,b3,s3の論理関数となる. その真理値表を示せ
(解答用紙の空欄を埋めよ).5 下記の表の可変長符号の復号を行うMealy型順序機械の状態遷移グラフを作成せよ.
[12点]
記号 固定長符号 可変長符号
a 001 1
b 010 01
c 011 0000
d 100 0001
e 101 0010
f 110 0011
この回路は, 1 ビットの入力
xと
3ビットの出力
(y1, y2, y3)を持つ. 可変長符号は
xに
1ビットづつシリアルに 入力され, 符号が認識される毎に
(y1, y2, y3)に対応する固定長符号の
3ビットが出力される. 固定長符号の出力 が無い間は
(y1, y2, y3) = (0,0,0)が出力されるものとする.
Nagisa ISHIURA
2