Curriculum Vitae ( ) kondo , Software Controlled On-Ch

近藤 正章

Curriculum Vitae (2018

年

9

月

1

日現在)

• 2002 年 12 月, “Software Controlled On-Chip Memory for High-Performance and Low-Power Processor”, 博士

(工学), 指導教員：中村 宏 東京大学助教授 (現東京大学教授), 東京大学. • 2000 年 2 月, “オンチップメモリを用いた HPC 向けプロセッサの提案”, 修士 (工学), 指導教官：朴 泰祐 筑波大学 助教授 (現筑波大学教授), 筑波大学. • 1998 年 3 月, “プロセッサ・メモリ混載型 LSI に関する検討”, 情報工学士, 指導教官：坂井 修一 筑波大学助教授 (現東京大学教授), 筑波大学. 職歴 • 平成 26 年 4 月 1 日, 理化学研究所計算科学研究機構 客員研究員 • 平成 26 年 4 月 1 日, 東京大学情報基盤センター（兼務） 准教授 • 平成 25 年 12 月 1 日, 東京大学大学院情報理工学系研究科 准教授 • 平成 20 年 4 月 1 日, 電気通信大学大学院情報システム学研究科 准教授 • 平成 19 年 4 月 1 日, 東京大学先端科学技術研究センター 特任准教授 • 平成 19 年 2 月 1 日, 東京大学先端科学技術研究センター 特任助教授 • 平成 16 年 4 月 1 日, 東京大学先端科学技術研究センター 特任助手 • 平成 15 年 4 月 1 日, 科学技術振興機構 戦略的創造研究推進事業 特別研究員 受賞

• 2014 年 10 月, IEEE International Symposium on System-on-Chip, Best Paper Award. • 2013 年 6 月, 情報処理学会, 論文賞.

• 2013 年 4 月, IEEE Symposium on Low-Power and High-Speed Chips (COOL Chips XVI), Best Poster Award. • 2012 年 5 月, 情報処理学会 先進的計算基盤システムシンポジウム SACSIS2012, 優秀ポスター賞. • 2011 年 5 月, 情報処理学会 先進的計算基盤システムシンポジウム SACSIS2011, 優秀ポスター賞. • 2009 年 3 月, 情報処理学会 山下記念研究賞. • 2008 年 5 月, 情報処理学会 先進的計算基盤システムシンポジウム SACSIS2008, 最優秀論文賞. • 2005 年 5 月, 情報処理学会 先進的計算基盤システムシンポジウム SACSIS2005, 最優秀論文賞. • 2003 年 1 月, 情報処理学会 ハイパフォーマンスコンピューティングシンポジウム 2003 (HPCS2003), 最優秀論文賞. 学術論文誌論文

[1] Shaswot Shresthamali, Masaaki Kondo, and Hiroshi Nakamura, “Adaptive Power Management in Solar En-ergy Harvesting Sensor Node using Reinforcement Learning”, ACM Transactions on Embedded Computing Systems, Vol.16, No.5s, pp.181:1-181:21, Oct. 2017.

[2] Yuan He, Masaaki Kondo, Takashi Nakada, Hiroshi Sasaki, Shinobu Miwa, and Hiroshi Nakamura, “A Run-time Multi-Optimization Framework to Realize Energy Efficient Networks-on-Chip”, IEICE Transactions on Information and Systems, Vol.E99-D, No.12, pp.2881-2890, Dec. 2016.

[3] Atsushi Koshiba, Mikiko Sato, Kimiyoshi Usami, Hideharu Amano, Ryuichi Sakamoto, Masaaki Kondo, Hiroshi Nakamura, and Mitaro Namiki, “An Operating System Guided Fine-Grained Power Gating Control Based on Runtime Characteristics of Applications”, IEICE Transactions on Electronics, Vol.E99-C, No.8, pp.926-935, Aug. 2016.

[4] Atsushi Koshiba, Motoki Wada, Ryuichi Sakamoto, Mikiko Sato, Tsubasa Kosaka, Kimiyoshi Usami, Hideharu Amano, Masaaki Kondo, Hiroshi Nakamura, and Mitaro Namiki, “A Fine-Grained Power Gating Control on Linux Monitoring Power Consumption of Processor Functional Units”, IEICE Transactions on Electronics, Vol.E98-C, No.7, pp.559-568, July 2015.

[5] 和田 康孝, 近藤 正章, 本多 弘樹, “粗粒度な電圧ドメインを持つメニーコアプロセッサ向け低消費電力化タスク スケジューリング”, 情報処理学会論文誌コンピューティングシステム (ACS), Vol.8, No.1, pp.34-50, 2015 年 3 月.

[6] 島 圭吾, 吉見 真聡, 三好 健文, 近藤 正章, 入江 英嗣, 本多 弘樹, 吉永 努, “FLAT: MPI を埋め込み可能な GPU プログラミングフレームワーク”, 情報処理学会論文誌コンピューティングシステム, Vol.6, No.4, pp.105-116, 2013年 10 月.

[7] Son Truong Nguyen, Masaaki Kondo, Tomoya Hirao, and Koji Inoue, “A Prototype System for Many-core Architecture SMYLEref with FPGA Evaluation Boards”, IEICE Transactions on Information and Systems, Vol.E96-D, No.8, pp.1645-1653, Aug. 2013.

[8] Hiroshi Nakamura, Weihan Wang, Yuya Ohta, Kimiyoshi Usami, Hideharu Amano, Masaaki Kondo, Mitaro Namiki, “Fine-Grained Run-Tume Power Gating through Co-optimization of Circuit, Architecture, and Sys-tem Software Design”, IEICE Transactions on Electronics (INVITED PAPER), Vol.E96-C, No.4, pp.404-412, April 2013.

[9] 薦田 登志矢, 佐々木 広, 近藤 正章, 中村 宏, “細粒度な空き時間を利用したコンパイラによるリーク電力削減手 法”, 情報処理学会論文誌 コンピューティングシステム（ACS）, Vol.4, No.4, pp.36-50, 2011 年 11 月.

[10] Zhao Lei, Daisuke Ikebuchi, Kimiyoshi Usami, Mitaro Namiki, Masaaki Kondo, Hiroshi Nakamura, Hideharu Amano, “Design and Implementation Fine-grained Power Gating on Microprocessor Functional Units”, IPSJ Transactions on System LSI Design Methodology, Vol.4, No., pp.182-192, Aug. 2011.

[11] 佐々木 広, 高木 紀子, 近藤 正章, 中村 宏, “共有資源の競合を考慮したチップマルチプロセッサ向け低消費電力 化手法”, 情報処理学会論文誌 コンピューティングシステム（ACS）, Vol.4, No.2, pp.40-58, 2011 年 3 月. [12] 関 直臣, レイ ジャオ, 小島 悠, 池淵 大輔, 長谷川 揚平, 大久保 直昭, 武田 晴大, 香嶋 俊裕, 白井 利明, 宇佐美

公良, 砂田 徹也, 金井 遵, 並木 美太郎, 近藤 正章, 中村 宏, 天野 英晴, “MIPS R3000 プロセッサにおける細粒 度動的スリープ制御の実装と評価”, 電子情報通信学会論文誌, Vol.J93-D No.6, pp.920-930, 2010 年 6 月. [13] 近藤 正章, 高木 紀子, 中村 宏, “Pipeline Blocking：走行時パワーゲーティングのための命令実行制御手法”, 情

報処理学会論文誌 コンピューティングシステム（ACS）, Vol.2, No.3, pp.83-95, 2009 年 9 月.

[14] Hiroshi Sasaki, Masaaki Kondo, and Hiroshi Nakamura, “Energy-Efficient Dynamic Instruction Scheduling Logic Through Instruction Grouping”, IEEE Transactions on VLSI (Transactions Briefs), Vol.17 Issue 6, pp.848-852, June 2009.

[15] 近藤 正章, 佐々木 広, 中村 宏, “トラクションコントロール実行：CMP 向けプロセス実行制御方式の提案”, 情 報処理学会論文誌 コンピューティングシステム（ACS）, Vol.1, No.2, pp.111-123, 2008 年 8 月.

[16] 大谷 貴胤, 佐々木 広, 近藤 正章, 中村 宏, “モデリングに基づく Web サーバ用計算機クラスタの低消費電力化”, 情報処理学会論文誌 コンピューティングシステム（ACS）, Vol.1, No.1, pp.120-132, 2008 年 6 月.

[17] 金井 遵, 佐々木 広, 近藤 正章, 中村 宏, 天野 英晴, 宇佐美 公良, 並木 美太郎, “性能予測モデルの学習と実行時 性能最適化機構を有する省電力化スケジューラ”, 情報処理学会論文誌 Vol.49, No.SIG2(ACS21), pp.20-36, 2008 年 3 月.

[18] 近藤 正章, 中村 宏, “CMP 向け動的電源電圧・周波数制御手法”, 情報処理学会論文誌 Vol.48, No.SIG13(ACS19), pp.260-269, 2007年 8 月.

[19] Kouichi Watanabe, Masashi Imai, Masaaki Kondo, Hiroshi Nakamura, Takashi Nanya, “Design Method of High Performance and Low Power Functional Units Considering Delay Variations”, IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences, Vol.E89-A, No. 12, pp.3519-3528, Dec. 2006.

[20] 佐々木 広, 浅井 雅司, 池田 佳路, 近藤 正章, 中村 宏, “統計処理に基づく動的電源電圧制御手法”, 情報処理学会 論文誌, Vol.47, No.SIG18 (ACS 16), pp.80-91, 2006 年 11 月.

[21] 池田 佳路, 近藤 正章, 中村 宏, “実効電力制御による高性能計算機クラスタ構成手法の提案”, 情報処理学会論文 誌, Vol.47, No.SIG12 (ACS 15), pp.262-271, 2006 年 9 月.

[22] 東 美和子, 近藤 正章, 今井 雅, 中村 宏, 南谷 崇, “空間的に故障率が異なる計算機クラスタシステムにおける チェックポインティング”, 電子情報通信学会論文誌 Vol.J98-D No.8, pp.1705-1716, 2006 年 8 月. [23] 近藤 正章, 中村 宏, “ビット分割構成によるレジスタファイルのサイズおよびポート数削減手法”, 情報処理学会 論文誌 Vol.46, No.SIG12(ACS11), pp.62-72, 2005 年 8 月. [24] 藤田 元信, 近藤 正章, 中村 宏, “ソフトウェア制御オンチップメモリにおけるスタティック消費電力削減手法”, 情報処理学会論文誌, Vol.45, No.SIG11(ACS7), pp.219-228, 2004 年 10 月. [25] 近藤 正章, 中村 宏, “主記憶アクセスの負荷情報を利用した動的周波数変更による低消費電力化”, 情報処理学会 論文誌, Vol. 45, No. SIG 6(ACS 6), pp.1-11, 2004 年 5 月.

[26] 藤田 元信, 近藤 正章, 中村 宏, “ソフトウェア制御オンチップメモリ向け自動最適化コンパイラの提案”, 情報処 理学会論文誌, Vol.45, No. SIG(ACS4), pp.77-87, 2004 年 1 月.

[27] Masaaki Kondo, Takuro Hayashida, Masashi Imai, Hiroshi Nakamura, Takashi Nanya, and Atsushi Hori, “Evaluation of Checkpointing Mechanism on SCore Cluster System”, IEICE Transactions on Information and Systems, Vol.E86-D, No.12, Dec. 2003.

[28] Masaaki Kondo and Hiroshi Nakamura, “Reducing Memory System Energy by Software-Controlled On-Chip Memory”, IEICE Transactions on Electronics, Vol.E86-C, No. 4, pp.550-588, April 2003.

[29] 高橋 睦史, 近藤 正章, 朴 泰祐, 高橋 大介, 中村 宏, 佐藤 三久, “HPC 向けオンチップメモリプロセッサアーキテ クチャSCIMA の SMP 化の検討と性能評価”, 情報処理学会論文誌, Vol.44, No.SIG6(ACS1), 2003 年 4 月. [30] 近藤 正章, 中村 宏, 朴 泰祐, “SCIMA における性能最適化手法の検討”, 情報処理 学会論文誌, Vol.42, No.SIG

12(HPS 4), pp.37-48,2001年 11 月.

[31] 板倉 憲一, 早川 秀利, 近藤 正章, 吉川 茂洋, 朴 泰祐, 田中 良夫, 佐藤 三久, “メモリバスアクセス率に基づく SMP-PCクラスタの性能評価”, 情報処理学会論文誌, Vol. 41, No. SIG 5(HPS 1), pp.70-79, 2000 年 8 月. [32] 中村 宏, 近藤 正章, 大河原 英喜, 朴 泰祐, “ハイパフォーマンスコンピューティング向けアーキテクチャSCIMA”,

情報処理学会論文誌, Vol. 41, No. SIG 5(HPS 1), pp.15-27, 2000 年 8 月. 査読付国際会議論文

(CONFERENCE)

[1] Mineto Tsukada, Masaaki Kondo, Hiroki Matsutani, “OS-ELM-FPGA: An FPGA-Based Online Sequential Unsupervised Anomaly Detector”, The 16th International Workshop on Algorithms, Models and Tools for Parallel Computing on Heterogeneous Platforms (HeteroPar’18), Aug 2018.

[2] Ryuichi Sakamoto, Tapasya Patki, Thang Cao, Masaaki Kondo, Koji Inoue, Masatsugu Ueda, Daniel Ellsworth, Barry Rountree, and Martin Schulz, “Analyzing Resource Trade-offs in Hardware Overprovisioned Supercom-puters”, 32nd IEEE International Parallel & Distributed Processing Symposium (IPDPS2018), 10pages, May 2018.

[3] Yasutaka Wada, Yuan He, Thang Cao, Masaaki Kondo, “A Power Management Framework with Simple DSL for Automatic Power-Performance Optimization on Power-Constrained HPC Systems”, SupercomputingAsia 2018 (SCA18), 20pages, Mar. 2018.

[4] Ryuichi Sakamoto, Ryo Takata, Jun Ishii, Masaaki Kondo, Hiroshi Nakamura, Tetsui Ohkubo, Takuya Ko-jima and Hideharu Amano, “The Design and Implementation of Scalable Deep Neural Network Accelerator Cores”, IEEE 11th International Symposium on Embedded Multicore/Many-core Systems-on-Chip (MCSoC-17), 8pages, Sep. 2017.

[5] Ryuichi Sakamoto, Thang Cao, Masaaki Kondo, Koji Inoue, Masatsugu Ueda, Tapasya Patki, Daniel Ellsworth, Barry Rountree, and Martin Schulz, “Production Hardware Overprovisioning: Real-world Performance Op-timization using an Extensible Power-aware Resource Management Framework”, 31st IEEE International Parallel & Distributed Processing Symposium (IPDPS2017). 10pages, May 2017.

[6] Thang Cao, Wei Huang, Yuan He, and Masaaki Kondo, ”Cooling-Aware Job Scheduling and Node Allocation for Overprovisioned HPC Systems”, 31st IEEE International Parallel & Distributed Processing Symposium (IPDPS2017), 10pages, May 2017.

[7] Tetsui Ohkubo, Ryo Tanaka, Ryuichi Sakamoto, Masaaki Kondo, and Hideharu Amano, “NAMACHA: A Software Development Environment for a Multi-Chip Convolutional Network Accelerator”, 32nd International Conference on Computers and Their Applications (CATA’17), Mar. 2017.

[8] Yuan He and Masaaki Kondo, “Opportunistic Circuit-Switching for Energy Efficient On-Chip Networks”, The 24th IFIP/IEEE International Conference on Very Large Scale Integration (VLSI-SoC 2016), 6pages, Sep. 2016.

[9] Thang Cao, Yuan He, and Masaaki Kondo, “Demand-Aware Power Management for Power-Constrained HPC Systems”, The 16th IEEE/ACM International Symposium on Cluster, Cloud and Grid Computing (CCGrid2016), pp.21-31, May 2016.

[10] Yuichi Inadomi, Tapasya Patki, Koji Inoue, Mutsumi Aoyagi, Barry Rountree, Martin Schulz, David Lowen-thal, Yasutaka Wada, Keiichiro Fukazawa, Masatsugu Ueda, Masaaki Kondo, and Ikuo Miyoshi, “Analyzing and Mitigating the Impact of Manufacturing Variability in Power-Constrained Supercomputing”, The Inter-national Conference for High Performance Computing, Networking, Storage and Analysis (SC15), 12pages, Nov. 2015.

[11] Yuan He, Masaaki Kondo, Takashi Nakada, Hiroshi Sasaki, Shinobu Miwa, and Hiroshi Nakamura, “Runtime Multi-Optimizations for Energy Efficient On-chip Interconnections”, The 33rd IEEE International Conference on Computer Design (ICCD2015) (Accepted as poster presentation), pp.455-458, Oct. 2015.

[12] Takeshi Soga, Hiroshi Sasaki, Tomoya Hirao, Masaaki Kondo, and Koji Inoue, “A Flexible Hardware Barrier Mechanism for Many-Core Processors”, 20th Asia and South Pacific Design Automation Conference (ASP-DAC 2015), pp.61-68, Jan. 2015.

[13] Kimiyoshi Usami, Makoto Miyauchi, Masaru Kudo, Kazumitsu Takagi, Hideharu Amano, Mitaro Namiki, Masaaki Kondo, Hiroshi Nakamura, “Unbalanced Buffer Tree Synthesis to Suppress Ground Bounce for Fine-grain Power Gating”, International Symposium on System-on-Chip 2014, Oct. 2014.

[14] Masaaki Kondo, Hiroaki Kobyashi, Ryuichi Sakamoto, Motoki Wada, Jun Tsukamoto, Mitaro Namiki, Weihan Wang, Hideharu Amano, Kensaku Matsunaga, Masaru Kudo, Kimiyoshi Usami, Toshiya Komoda and Hiroshi Nakamura, “Design and Evaluation of Fine-Grained Power-Gating for Embedded Microprocessors”, Design, Automation and Test in Europe Conference and Exhibition (DATE2014), 6pages, Mar. 2014.

[15] Kimiyoshi Usami, Masaru Kudo, Kensaku Matsunaga, Tsubasa Kosaka, Yoshihiro Tsurui, Weihan Wang, Hideharu Amano, Hiroaki Kobayashi, Ryuichi Sakamoto, Mitaro Namiki, Masaaki Kondo, Hiroshi Nakamura, “Design and Control Methodology for Fine Grain Power Gating based on Energy Characterization and Code Profiling of Microprocessors”, 19th Asia and South Pacific Design Automation Conference (ASP-DAC 2014). pp.843-848, Jan. 2014.

[16] Yusuke Koizumi, Noriyuki Miura, Yasuhiro Take, Hiroki Matsutani, Tadahiro Kuroda, Hideharu Amano, Ryuichi Sakamoto, Mitaro Namiki, Kimiyoshi Usami, Masaaki Kondo and Hiroshi Nakamura, “Demonstration of a Hetero- geneous Multi-Core Processor with 3-D Inductive Coupling Links”, 23rd International Conference on Field Programmable Logic and Applications (FPL2013), Demo Presentations, Sep. 2013.

[17] Yusuke Koizumi, Hideharu Amano, Hiroki Matsutani, Noriyuki Miura, Tadahiro Kuroda, Ryuichi Sakamoto, Mitaro Namik, Kimiyoshi Usami, Masaaki Kondo, and Hiroshi Nakamura, “Dynamic Power Control with a Heterogeneous Multi-Core System Using a 3-D Wireless Inductive Coupling Interconnect”, 2012 International Conference on Field-Programmable Technology (FPT2012), Demo Session, pp.293-296, Dec. 2012.

[18] Nobuaki Ozaki, Yoshihiro Yasuda, Yoshiki Saito, Daisuke Ikebuchi, Masayuki Kimura, Hideharu Amano, Hiroshi Nakamura, Kimiyoshi Usami, Mitaro Namiki, Masaaki Kondo, “Cool Mega Array: a highly energy ef-ficient reconfigurable accelerator”, International Conference on Field-Programmable Technologies (FPT 2011), pp.1-8, Dec. 2011.

[19] Kimiyoshi Usami, Tatsunori Hashida, Satoshi Koyama, Tatsuya Yamamoto, Daisuke Ikebuchi, Hideharu Amano, Mitaro Namiki, Masaaki Kondo, and Hiroshi Nakamura, “Adaptive Power Gating for Function Units in a Microprocessor”, 11th IEEE International Symposium on Quality Electronic Design (ISQED-2010), pp.29-37, March 2010.

[20] Daisuke Ikebuchi, Naomi Seki, Yu Kojima, Masahiro Kamata, Lei Zhao, Hideharu Amano, Toshiaki Shirai, Satoshi Koyama, Tatsunori Hashida, Yusuke Umahashi, Hiroki Masuda, Kimiyoshi Usami, Seidai Takeda, Hiroshi Nakamura, Mitaro Namiki, and Masaaki Kondo, “Geyser-1: A MIPS R3000 CPU core with Fine Grain Runtime Power Gating”, IEEE Asian Solid-State Circuits Conference 2009 (A-SSCC 2009), pp.281-284, Nov. 2009.

[21] Noriko Takagi, Hiroshi Sasaki, Masaaki Kondo, Hiroshi Nakamura, “Cooperative Shared Resource Access Control for Low-Power Chip Multiprocessors”, 14th ACM/IEEE International Symposium on Low Power Electronics and Design (ISLPED-2009), pp.177-182, Aug. 2009.

[22] Kimiyoshi Usami, Toshiaki Shirai, Tatsunori Hashida, Hiroki Masuda, Seidai Takeda, Mitsutaka Nakata, Naomi Seki, Hidehal Amano, Mitaro Namiki, Masashi Imai, Masaaki Kondo and Hiroshi Nakamura, “De-sign and Implementation of Fine-grain Power Gating with Ground Bounce Suppression”, The 22nd IEEE International Conference on VLSI Design, pp.381-386, Jan. 2009.

[23] Naomi Seki, Lei Zhao, Jo Kei, Daisuke Ikebuchi, Yu Kojima, Yohei Hasegawa, Hideharu Amano, Toshihiro Kashima, Seidai Takeda, Toshiaki Shirai, Mitustaka Nakata, Kimiyoshi Usami, Tetsuya Sunata, Jun Kanai, Mitaro Namiki, Masaaki Kondo and Hiroshi Nakamura, “A Fine Grain Dynamic Sleep Control Scheme in MIPS R3000”, XXVI International Conference on Computer Design (ICCD-2008), pp.612-617, Oct. 2008. [24] Ryo Watanabe, Masaaki Kondo, Hiroshi Nakamura, and Takashi Nanya, “Power Reduction of Chip

Multi-Processors using Shared Resource Control Cooperating with DVFS”, XXV International Conference on Com-puter Design (ICCD-2007), pp.615-622, Oct. 2007.

[25] Hiroshi Sasaki, Masaaki Kondo, and Hiroshi. Nakamura, “An Intra-Task DVFS Technique based on Statistical Analysis of Hardware Events”, International Conference on Computing Frontiers 2007 (CF 2007), pp.123-130, May 2007.

[26] Ryo Watanabe, Masaaki Kondo, Hiroshi Nakamura, and Takashi Nanya, “Task Scheduling under Performance Constrations for Reducing Energy Consumption of GALS Multi-Processor SoC”, Design Automation and Test in Europe 2007 (DATE 2007), April 2007.

[27] Hiroshi Sasaki, Masaaki Kondo, and Hiroshi. Nakamura, “Energy-Efficient Dynamic Instruction Scheduling Logic through Instruction Grouping”, International Symposium on Low Power Electronics and Design 2006 (ISLPED 2006), pp.43-48, Oct. 2006.

[28] Masaaki Kondo and Hiroshi Nakamura, “Small, Fast and Low-Power Register File by Bit-Partitioning”, 11th International Symposium on High-Performance Computer Architecture (HPCA 2005), pp.40-49, Feb. 2005. [29] Hiroshi Nakamura, Takuro Hayashida, Masaaki Kondo, Yuya Tajima, Masashi Imai, and Takashi Nanya,

“Skewed Checkpointing for Tolerating Multi-Node Failures”, 23rd Symposium on Reliable and Distributed Systems (SRDS 2004), pp.116-125, Oct. 2004.

[30] Taku Ohneda, Masaaki Kondo, Masashi Imai, and Hiroshi Nakamura, “Design and Evaluation of High Per-formance Microprocessor with Reconfigurable On-Chip Memory”, 2002 Asia-Pacific Conference on Circuits and Systems (APCCAS 2002), pp.211-216, Oct. 2002.

[31] Masaaki Kondo, Mitsugu Iwamoto, and Hiroshi Nakamura, “Cache Line Impact on 3D PDP Solvers”, 4th International Symposium on High Performance Computing (ISHPC 2002), LNCS 2327, pp.301-309, May 2002. [32] Masaaki Kondo, Hideki Okawara, Hiroshi Nakamura, and Taisuke Boku, “SCIMA: Software Controlled Inte-grated Memory Architecture for High Performance Computing”, 2000 International Conference on Computer Design (ICCD 2000), pp.105-111, Oct. 2000.

[33] Masaaki Kondo, Hideki Okawara, Hiroshi Nakamura, Taisuke Boku, and Shuichi Sakai, “SCIMA: A Novel Processor Architecture for High Performance Computing”, HPC-Asia 2000, pp.355-360, May 2000.

(WORKSHOP)

[1] Noriyuki Miura, Yusuke Koizumi, Eiichi Sasaki, Yasuhiro Take, Hiroki Matsutani, Tadahiro Kuroda, Hideharu Amano, Ryuichi Sakamoto, Mitaro Namiki, Kimiyoshi Usami, Masaaki Kondo, Hiroshi Nakamura, “A Scalable 3D Heterogeneous Multi-Core Processor with Inductive-Coupling ThruChip Interface”, IEEE Symposium on Low-Power and High-Speed Chips (COOL Chips XVI), April 2013.

[2] Takefumi Miyoshi，Keigo Shima，Masaaki. Kondo，Hidetsugu Irie, Hiroki Honda，and Tsutomu Yoshinaga, “FLAT: A GPU Programming Framework to Provide Embedded MPI”, 5th Workshop on General Purpose Processing on Graphics Processing Units (GPGPU 2012), pp.20-29，March 2012.

[3] Nobuaki Ozaki, Yoshihiro Yasuda, Yoshiki Saito, Daisuke Ikebuchi, Masayuki Kimura, Hideharu Amano, Hiroshi Nakamura, Kimiyoshi Usami, Mitaro Namiki, Masaaki Kondo, “SLD-1(Silent Large Datapath)：A Ultra Low Power Reconfigurable Accelerator”, IEEE Symposium on Low-Power and High-Speed Chips (COOL Chips XIV), April 2011.

[4] Lei Zhao, Daisuke Ikebuchi, Yoshiki Saito, Naomi Seki, Yu Kojima, Hideharu Amano, Satoshi Koyama, Tatsunori Hashida, Yusuke Umahashi, Daiki Masuda, Kimiyoshi Usami, Tetsuya Sunata, Kazuki Kimura, Mitaro Namiki, Seidai Takeda, Hiroshi Nakamura, Masaaki Kondo, “Geyser-1 and Geyser-2: MIPS R3000 CPU Chips with Fine-grain Runtime Power Gating”, IEEE Symposium on Low-Power and High-Speed Chips, (COOL Chips XIII), April 2010.

[5] Hiroshi Sasaki, Takatsugu Oya, Masaaki Kondo, and Hiroshi Nakamura, “Power-Performance Modeling of Heterogeneous Cluster-Based Web Servers”, Energy Efficient Grids, Clouds and Clusters Workshop (E2GC2), Oct. 2009.

[6] Toshiya. Komoda, Hiroshi Sasaki, Masaaki Kondo, and Hiroshi Nakamura, “Compiler Directed Fine Grain Power Gating for Leakage  Power Reduction in Microprocessor Functional Units”, 7th Workshop on Opti-mizations for DSP and Embedded Systems (ODES-2009), Mar. 2009.

[7] Masaaki Kondo，Yoshimichi Ikeda, and Hiroshi Nakamura, “A High Performance Cluster System Design by Adaptive Power Control”，Workshop on High-Performance Power-Aware Computing (HPPAC 2007), Mar. 2007.

[8] Masaaki Kondo, Hiroshi Sasaki, and Hiroshi Nakamura, “Improving Fairness, Throughput and Energy-Efficiency on a Chip Multiprocessor through DVFS”, Workshop on Design, Architecture and Simulation of Chip Multi-Processors 2006 (dasCMP 2006) , Dec. 2006.

[9] Hiroshi Sasaki, Masaaki Kondo, and Hiroshi. Nakamura, “Dynamic Instruction Cascading on GALS Mi-croprocessor”, International Workshop on Power And Timing Modeling, Optimization and Simulation 2005 (PATMOS 2005), LNCS 3728, pp.30-39, Sep. 2005.

[10] Masaaki Kondo and Hiroshi Nakamura, “Dynamic Processor Throttling for Power Efficient Computations”, Workshop on Power-Aware Computer Systems 2004 (PACS 2004), LNCS 3471, pp.120-134, Dec. 2004. [11] Chikafumi Takahashi, Masaaki Kondo, Taisuke Boku, Daisuke Takahashi, Hiroshi Nakamura, and Mitsuhisa

Sato, “SCIMA-SMP: On-chip Memory Processor Architecture for SMP”, 3rd workshop on Memory perfor-mance issues, ACM Electronic Edition, pp.121-128, June 2004.

[12] Motonobu Fujita, Masaaki Kondo, and Hiroshi Nakamura “Data Movement Optimization for Software-Controlled On-Chip Memory”, 8th Workshop on Interaction between Compilers and Computer Architectures (INTERACT 2004), pp.120-127, Feb. 2004.

[13] Masaaki Kondo, Shinichi Tanaka, Motonobu Fujita, Hiroshi Nakamura, “Reducing Memory System Energy in Data Intensive Computations by Software-Controlled On-Chip Memory”, Workshop on Compilers and Operating Systems for Low Power, (COLP 2002), Sep. 2002.

[14] Hiroshi Nakamura, Masaaki Kondo, and Taisuke Boku, “Software Controlled Reconfigurable On-Chip Memory for High Performance Computing”, 2nd International Workshop on Intelligent Memory Systems, LNCS 2107, pp.15-32, 2000.

招待論文・招待講演・チュートリアル

[1] Masaaki Kondo, “Reinforcement Learning-Based Adaptive Power Management for Energy Harvesting IoT Devices”, International Forum on MPSoC for Software-defined Hardware (MPSoC), July 2018.

[2] Masaaki Kondo, “Energy Efficient Network-on-Chips with Opportunistic Circuit-Switching for MPSoCs”, International Forum on MPSoC for Software-defined Hardware (MPSoC), July 2017.

[3] Masaaki Kondo, “Research and Development of Power Management Framework for Exascale Computing”, The 35th JSST Annual Conference International Conference on Simulation Technology (Invited Talk), Oct. 2016.

[4] Masaaki Kondo, “Demand-Aware Power Management for Power-Constrained HPC Systems”, 16th Interna-tional Forum on Embedded MPSoC and Multicore (MPSoC ’16), July 2016.

[5] 天野 英晴, 宇佐美 公良, 黒田 忠広, 近藤 正章, 竹 康宏, 中村 宏, 並木 美太郎, 松谷 宏紀, “誘導結合 TCI を用 いたビルディングブロック型システムの SOTB プロセスによる実装” 電子情報通信学会 ICD 研究会招待講演, 2016年 3 月.

[6] 近藤 正章, “エクサスケールシステム向け電力制御技術の開発”, STE シミュレーション研究会 (招待講演), 2015 年 9 月.

[7] Masaaki Kondo, “Assisting Cache Replacement by Helper-Threading for MPSoCs”, 15th International Forum on Embedded MPSoC and Multicore (MPSoC ’15), July 2015.

[8] Masaaki Kondo, “Power Management Framework for Extreme-Scale Computing”, The workshop on Big Data and Extreme-scale Computing (BDEC), Jan. 2015.

[9] Masaaki Kondo, “Evaluating Efficientcy for an Embedded Microprocessor with Fine-Grained Power-Gating Demand-Aware Power Management for Power-Constrained HPC Systems”, 14th International Forum on Embedded MPSoC and Multicore (MPSoC ’14), July 2014.

[10] 近藤 正章, “エクサスケールで顕在化する Power Wall 問題 ∼現状と今後の打開策∼”, サイエンティフィックシ ステム研究会科 学技術計算分科会, 2013 年 10 月.

[11] Masaaki Kondo, “SMYLEref: A Reference Architecture for Manycore-Processor SoCs”, 13th International Forum on Embedded MPSoC and Multicore (MPSoC ’13), July 2013.

[12] Masaaki Kondo, Son Truong Nguyen, Tomoya Hirao, Takeshi Soga, Hiroshi Sasaki, and Koji Inoue, “SMYLEref: A Reference Architecture for Manycore-Processor SoCs”, Asia and South Pacific Design Automation Confer-ence (ASP-DAC), pp.561-564, Jan. 2013.

[13] 井上 弘士, 冨山 宏之, 近藤 正章, “メニーコアプロセッサと組込みシステムへの応用”, 組込みシステムシンポジ ウム 2012 (チュートリアル), 2012 年 10 月. [14] 近藤 正章, 井上 弘士, 冨山 宏之, “メニーコア・アーキテクチャSMYLEref とその評価環境”, 第 4 回アクセラ レーション技術発表検討会, 2012 年 9 月. [15] 近藤 正章, “ポストペタスケールシステムのための電力マネージメントフレームワーク”, ポストペタスケールコ ンピューティングワークショップ, Aug. 2012.

[16] Koji Inoue and Masaaki Kondo, “SMYLE: Scalable Many-core for Low-Energy computing”, 12th International Forum on Embedded MPSoC and Multicore (MPSoC ’12), July 2012.

[17] Masaaki Kondo, “Report on Exascale Architecture Roadmap in Japan”, 8th The International Exascale Software Roadmap Meeting (IESP Meeting 8), April 2012.

[18] 冨山 宏之, 近藤 正章, “組み込みシステムの低消費電力化技術”, 組込みシステム技術に関するサマーワークショッ プ (SWEST2011), 2009 年 8 月.

学会誌・著書

[1] 近藤 正章, “HPC システムのための電力管理技術への取り組み”, 日本シミュレーション学会学会誌「シミュレー ション」, Vol. 36, No. 2, pp.85-88, 2017 年.

[2] Noriyuki Miura, Yusuke Koizumi, Yasuhiro Take, Hiroki Matsutani, Tadahiro Kuroda, Hideharu Amano, Ryuichi Sakamoto, Mitaro Namiki, Kimiyoshi Usami, Masaaki Kondo, and Hiroshi Nakamura, “A Scalable 3D Heterogeneous Multicore with an Inductive ThruChip Interface 3D NoC”, IEEE Micro Magazine, Vol.33, Issue 6, pp.6-15, Nov/Dec. 2013.

[3] Nobuaki Ozaki, Yoshihiro Yasuda, Mai Izawa, Yoshiki Saito, Daisuke Ikebuchi, Hideharu Amano, Hiroshi Nakamura, Kimiyoshi Usami, Mitaro Namiki, Masaaki Kondo, “Cool Mega-Arrays: Ultralow-Power Recon-figurable Accelerator Chips”, IEEE MICRO Magazine, Vol.31, No.6, Dec. 2011.

[4] Hiroshi Sasaki, Hideharu Amano, Kimiyoshi Usami, Masaaki Kondo, Mitaro Namiki, and Hiroshi Nakamura (Ishfag Ahmad and Sanjay Ranka編), Handbook of Energy-Aware and Green Computing, “第 1 章: Geyser: Energy-Efficient MIPS CPU Core with Fine-Grained Run-Time Power Gating”, Chapman Hall/CRC Com-puter Information Science Series, pp.49-65, 2012年.

[5] 近藤正章 (浅田邦博・藤田昌宏 共編), システム LSI 設計自動化技術の基礎, “第 2 章: SimpleScalar Tool Set”, 培風館, 2005 年.

主な学会活動

(国際会議)

[1] 24th Asia and South Pacific Design Automation Conference (ASP-DAC 2019),プログラム委員, 2019 年. [2] The 51th Annual IEEE/ACM International Symposium on Microarchitecture (Micro 2018),プログラム委員,

2018年.

[3] The 51th Annual IEEE/ACM International Symposium on Microarchitecture (Micro 2018), Finance Co-Chair, 2018年.

[4] The IEEE Cluster 2018, TPC Area Chair (Architecture, Network/Communications, and Management Area), 2018年.

[5] International Symposium on Low Power Electronics and Design (ISLPED’18),プログラム委員, 2018 年. [6] 2018 IEEE International Symposium on Performance Analysis of Systems and Software (ISPASS-2018),プロ

グラム委員, 2018 年.

[7] 23rd Asia and South Pacific Design Automation Conference (ASP-DAC 2018),プログラム委員, 2018 年. [8] International Symposium on Low Power Electronics and Design (ISLPED’17),プログラム委員, 2017 年. [9] 46st International Conference on Parallel Processing (ICPP 2017),プログラム委員, 2017 年.

[10] The IEEE Cluster 2017, Publicity Chair, 2017年.

[11] 2017 IEEE International Symposium on Performance Analysis of Systems and Software (ISPASS-2017), Pub-licity Co-Chair, 2017年.

[12] 2017 IEEE International Symposium on Performance Analysis of Systems and Software (ISPASS-2017),プロ グラム委員, 2017 年.

[13] 22nd Asia and South Pacific Design Automation Conference (ASP-DAC 2017), プログラム委員, 2017 年. [14] IFIP/IEEE International Conference on Very Large Scale Integration (VLSI-SoC 2016), プログラム委員,

2016年.

[15] The IEEE Cluster 2016,プログラム委員, 2016 年.

[16] International Symposium on Low Power Electronics and Design (ISLPED’16),プログラム委員, 2016 年. [17] 16th International Forum on MPSoC for Software-defined Hardware (MPSoC’16), Program Co-Chair, 2016年. [18] The 25th International Symposium on High-Performance Parallel and Distributed Computing (HPDC’16),

[19] IFIP/IEEE International Conference on Very Large Scale Integration (VLSI-SoC 2015), プログラム委員, 2015年.

[20] The IEEE Cluster 2015,プログラム委員, 2015 年.

[21] International Symposium on Low Power Electronics and Design (ISLPED’15),プログラム委員, 2015 年. [22] 52nd Design Automation Conference (DAC 2015),プログラム委員, 2015 年.

[23] The International Conference for High Performance Computing, Networking, Storage and Analysis (SC14), プログラム委員, 2014 年.

[24] International Symposium on Low Power Electronics and Design (ISLPED’14),プログラム委員, 2014 年. [25] 2013 International Conference on High Performance Computing (HiPC 2013),プログラム委員, 2013 年. [26] International Symposium on Low Power Electronics and Design (ISLPED’13),プログラム委員, 2013 年. [27] 1st International Workshop on Strategic Development of High Performance Computers,実行委員長, 2013. [28] International Symposium on Low Power Electronics and Design (ISLPED’12),プログラム委員, 2012 年. [29] IEEE 17th Pacific Rim International Symposium on Dependable Computing (PRDC),プログラム委員, 2011 年. [30] 41st International Conference on Parallel Processing (ICPP 2012), プログラム委員, 2012 年.

[31] 18th IEEE International Conference on High Performance Computing (HiPC2011), プログラム委員, 2011 年. [32] 17th IEEE International Conference on Embedded and Real-Time Computing Systems and Applications

(RTCSA),プログラム委員, 2011 年.

[33] International Symposium on Low Power Electronics and Design (ISLPED’11),展示委員長, 2011 年. [34] International Symposium on Low Power Electronics and Design (ISLPED’11),プログラム委員, 2011 年. [35] IEEE Symposium on Low-Power and High-Speed Chips (COOL Chips),プログラム委員, 2011 年. [36] International Symposium on Low Power Electronics and Design (ISLPED’10),プログラム委員, 2010 年. [37] IEEE 16th Pacific Rim International Symposium on Dependable Computing (PRDC),プログラム委員, 2010 年. [38] Sixteenth International Conference on Parallel and Distributed Systems (ICPADS),プログラム委員, 2010 年. [39] 2010 International Symposium on Embedded Multicore SoCs (MCSoC),プログラム委員, 2010 年.

[40] 10th IEEE International Conference on Computer and Information Technology (CIT),プログラム委員, 2010 年. [41] IEEE Symposium on Low-Power and High-Speed Chips 2010 (COOL Chips), プログラム委員, 2010 年. [42] Tenth International Conference on Parallel and Distributed Computing, Applications and Technologies

(PD-CAT),プログラム委員, 2009 年.

[43] 2009 International Symposium on Embedded Multicore SoCs (MCSoC),プログラム委員, 2009 年. [44] IEEE Symposium on Low-Power and High-Speed Chips 2009 (COOL Chips), プログラム委員, 2009 年. [45] 10th IEEE International Conference on High Performance Computing and Communications (HPCC),プログ

ラム委員, 2008 年.

(国内学会・編集委員など)

[1] FIT2018第 17 回情報科学技術フォーラム, プログラム委員, 2018 年. [2] FIT2017第 16 回情報科学技術フォーラム, プログラム委員, 2017 年.

[3] 1st Cross-Disciplinary Workshop on Computing Systems, Infrastructures, and Programming (xSIG2017), プ ログラム委員, 2017 年. [4] 情報処理学会システムアーキテクチャ研究会, 幹事, 2016 年 4 月 – 現在. [5] 2015年ハイパフォーマンスコンピューティングと計算科学シンポジウム, 実行委員（現地開催担当）, 2015 年. [6] 電子情報通信学会 情報・システムソサイエティ, 庶務幹事, 2013 年 6 月 – 2015 年 5 月. [7] 第 8 回戦略的高性能計算システム開発に関するワークショップ, 実行委員長, 2013 年. [8] 情報処理学会計算機アーキテクチャ研究会, 運営委員, 2010 年 4 月 – 現在. [9] 情報処理学会論文誌コンピューティングシステム, 編集委員, 2009 年 4 月 – 2013 年 3 月. [10] 並列/分散/協調処理に関するサマー・ワークショップ SWoPP2012, 組織委員, 2012 年. [11] 並列/分散/協調処理に関するサマー・ワークショップ SWoPP2011, 組織委員長, 2011 年. [12] 並列/分散/協調処理に関するサマー・ワークショップ SWoPP2010, 組織委員, 2010 年.

[13] 先進的計算基盤システムシンポジウム SACSIS2010, プログラム委員, 2010 年. [14] 並列/分散/協調処理に関するサマー・ワークショップ SWoPP2009, 組織委員, 2009 年. [15] 先進的計算基盤システムシンポジウム SACSIS2009, プログラム委員, 2009 年. [16] 情報処理学会第 71 回全国大会, プログラム委員会, 2009 年. [17] 情報処理学会計算機アーキテクチャ研究会, 運営委員, 2004 年 4 月 – 2009 年 3 月. [18] 先進的計算基盤システムシンポジウム SACSIS2008, プログラム委員, 2008 年. [19] 先進的計算基盤システムシンポジウム SACSIS2007, プログラム委員, 2007 年. 特許 [1] 特願 2007-133131 (特許第 4353990 号), 発明者: 中村 宏, 近藤 正章, 南谷 崇, 渡辺 亮, 名称: マルチプロセッサ 制御装置、出願人: 株式会社半導体理工学研究センター, 出願日: 2007 年 5 月 18 日. [2] 特願 2006-158117, 発明者: 中村 宏, 近藤 正章, 佐々木 広, 名称: プロセッサ，出願人: 国立大学法人東京大学, 出願日: 2006 年 6 月 7 日. [3] 特願 2005-303122, 発明者: 中村宏, 近藤正章, 名称: チップマルチプロセッサ向け動的電圧制御・周波数制御方 式, 出願人: 株式会社半導体理工学研究センター, 出願日: 2005 年 10 月 18 日. [4] 特願 2004-328950, 発明者: 中村 宏, 近藤 正章, 名称: プロセッサのレジスタ制御方法およびプロセッサ, 出願人: 国立大学法人東京大学, 出願日: 2004 年 11 月 12 日. [5] 特願 2004-001605, 発明者: 中村宏, 近藤正章, 藤田元信, 南谷崇, 名称: 半導体装置および半導体装置の電源電圧 ／クロック周波数制御方法, 出願人: 中村宏、近藤正章、藤田元信、南谷崇, 出願日: 2004 年 1 月 7 日. 過去 5 年間の競争的資金の獲得状況 [1] 日本学術振興会 科学研究費補助金, 基盤研究 (B), “ビルディングブロック型計算システムにおけるチップブリッ ジを用いた積層方式”, 共同研究者 (研究代表者: 天野英晴 慶應大学教授), 900 千円 (3 年間), 2018 年度 - 2020 年度. [2] 科学技術振興機構 戦略的創造研究推進事業 CREST, “リアルタイム性と全データ性を両立するエッジ学習基盤”, 研究分担者 (研究代表者: 松谷宏紀 慶應大学准教授), 33,000 千円 (3 年間), 2017 年度 - 2019 年度. [3] 日本学術振興会 科学研究費補助金, 基盤研究 (S), “誘導結合を用いたビルディングブロック型計算システムの研 究”, 共同研究者 (研究代表者: 天野英晴 慶應大学教授), 9,000 千円 (5 年間), 2013 年度 - 2017 年度. [4] 科学技術振興機構 戦略的創造研究推進事業 CREST, “ポストペタスケールシステムのための電力マネージメン トフレームワークの開発”, 研究代表者, 111,804 千円 (5 年間), 2012 年度 - 2017 年度. [5] 日本学術振興会 科学研究費補助金, 若手研究 (A), “補助スレッドによるメニーコアプロセッサの動的アーキテク チャ最適化の研究”, 研究代表者, 9,400 千円 (4 年間), 2012 年度 - 2015 年度. その他 (国内学会: 査読付き) [1] 高田 遼, 石井 潤, 坂本 龍一, 近藤 正章, 中村 宏, 大久保 徹以, 小島 拓也, 天野 英晴, “ディープニューラルネッ トワーク向けアクセラレータチップの設計と性能評価”, Cross-disciplinary Workshop on Computing Systems, Infrastructures, and Programming (xSIG2017), 2017年 4 月.

[2] 和 遠，近藤 正章, “省電力 NoC 向けの動的リンク分割を用いたハイブリッドスイッチング手法の提案”, Cross-disciplinary Workshop on Computing Systems, Infrastructures, and Programming (xSIG2017), 2017年 4 月. [3] 黄 巍, 岩澤 直弘, カオ タン, 和 遠 , 近藤 正章, 中村 宏, “エネルギー効率を考慮した電力制約下でのスループッ ト指向ジョブスケジューリング”, 2015 年ハイパフォーマンスコンピューティングと計算科学シンポジウム, 2015 年 5 月. [4] 大坂 隼平, 和田 康孝, 近藤 正章, 三吉 郁夫, 本多 弘樹，“電力性能特性ばらつきを考慮した MPI 並列アプリケー ションの性能最適化”, 2015 年ハイパフォーマンスコンピューティングと計算科学シンポジウム, 2015 年 5 月. [5] 橋本 崇浩, 近藤 正章, 和田 康孝, 本多 弘樹, “マルチコア・プロセッサ向けのヘルパースレッドによるキャッシュ 制御支援手法の提案”, 先進的計算基盤システムシンポジウム SACSIS2013, 2013 年 5 月. [6] 小林 弘明, 佐藤 未来子, 天野 英晴, 近藤 正章, 中村 宏, 並木 美太郎, “Linux における細粒度パワーゲーティング 制御向けコードの実行時管理機構”, 先進的計算基盤システムシンポジウム SACSIS2012, pp.349-356, 2012 年 5 月.

[7] 小崎 信明, 安田 好宏, 斉藤 貴樹, 池淵 大輔, 木村優之, 天野英晴, 中村 宏, 宇佐美 公良, 並木 美太郎, 近藤正章, “CMA:超低電力再構成アクセラレータ”, 情報処理学会組込みシステムシンポジウム 2011 , pp.8 1-8 9, 2011 年 10月 (優秀実践報告賞). [8] 三好 健文, 近藤 正章, 入江 英嗣, 吉永 努, 本多 弘樹, “MPI を埋め込み可能な GPU プログラミングフレーム ワークの検討”, 先進的計算基盤システムシンポジウム SACSIS2011, pp.298-305, 2011 年 5 月. [9] 薦田 登志矢, 近藤 正章, 佐々木 広, 中村 宏, “リーク電力削減のためのコンパイラによる細粒度スリープ制御”, 先進的計算基盤システムシンポジウム SACSIS2009, pp.11-18, 2009 年 5 月. [10] 金井 遵, 佐々木 広, 近藤 正章, 中村 宏, 天野 英晴, 宇佐美 公良, 並木美太郎, “消費エネルギー予測によるマルチ コア環境向け省電力化 Linux スケジューラ”, 情報処理学会第 20 回コンピュータシステムシンポジウム, Vol.2008, No.12, pp.77-86, 2008年 11 月. [11] 椎名 公康, 近藤 正章, 今井 雅, 中村 宏, 南谷 崇, “共有資源の優先度制御によるチップ・マルチプロセッサの省 電力化手法”, 先進的計算基盤システムシンポジウム SACSIS2008, pp.317-324, 2008 年 6 月. [12] 近藤 正章, 佐々木 広, 中村 宏, “トラクションコントロール実行: CMP 向けプロセス実行制御方式の提案”, 先 進的計算基盤システムシンポジウム SACSIS2008, pp.265-272, 2008 年 6 月 (SACSIS2008 最優秀論文賞). [13] 近藤 正章, 高木 紀子, 中村 宏, “走行時パワーゲーティングのための命令実行制御手法の提案”, 先進的計算基盤 システムシンポジウム SACSIS2008, pp.73-80, 2008 年 6 月. [14] 関 直臣, Lei Zhao, 徐 慧, 池淵 大輔, 小島 悠, 長谷川 揚平, 天野 英晴, 香嶋 俊裕, 武田 清大, 白井 利明, 中田 光 貴, 宇佐美 公良, 砂田 徹也, 金井 遵, 並木 美太郎, 近藤 正章, 中村 宏, “MIPS R3000 プロセッサにおける細粒 度動的スリープ制御の実装と評価”, 先進的計算基盤システムシンポジウム SACSIS2008, pp.65-72, 2008 年 6 月. [15] 金井 遵, 佐々木 広, 近藤 正章, 中村 宏, 天野 英晴, 宇佐美 公良, 並木 美太郎, “性能予測モデルの学習と実行時性 能最適化機構を有する省電力化スケジューラ”, 情報処理学会 コンピュータシステムシンポジウム 2007 (ComSys 2007), Vol.2007, No.14, pp.173-182, Nov. 2007.

[16] 近藤 正章, 中村 宏, “CMP 向け動的電源電圧・周波数制御手法”, 先進的計算基盤システムシンポジウム SAC-SIS2007, pp.103-110, 2007年 5 月. [17] 池田 佳路, 近藤 正章, 中村 宏, “実効電力制御による高性能計算機クラスタ構成手法の提案”, 先進的計算基盤シ ステムシンポジウム SACSIS2006, pp.487-494, 2006 年 5 月. [18] 佐々木 広, 浅井 雅司, 池田 佳路, 近藤 正章, 中村 宏, “統計情報に基づく動的電源電圧制御手法”, 先進的計算基 盤システムシンポジウム SACSIS2006, pp.67-74, 2006 年 5 月. [19] 近藤 正章, 中村 宏, “ビット分割構成によるレジスタファイルのサイズおよびポート数削減手法”, 先進的計算基 盤システムシンポジウム SACSIS2005, pp.115-122, 2005 年 5 月 (SACSIS2005 最優秀論文賞). [20] 藤田 元信, 田中 慎一, 近藤 正章, 中村宏, “ソフトウェア制御オンチップメモリにおけるスタティック消費電力削 減手法”, 先進的計算基盤システムシンポジウム SACSIS2004, pp.3-10, 2004 年 5 月. [21] 高橋 睦史, 近藤 正章, 朴 泰祐, 高橋 大介, 中村 宏, 佐藤 三久, “HPC 向けオンチップメモリプロセッサアーキテ クチャSCIMA の SMP 化の検討と性能評価”, HPCS2003, pp.47-54, 2003 年 1 月 (最優秀論文賞). [22] 近藤 正章, 大根田 拓, 田中 慎一, 中村 宏, “ソフトウェア可制御オンチップメモリを用いた低消費電力化の検討”, 並列処理シンポジウム JSPP2002, pp.285-288, 2002 年 5 月. (ポスター発表: 査読付き) [1] 東 耕平, 近藤 正章, “現実空間を意識した物体認識向け訓練データ自動生成システム”, Cross-disciplinary Workshop on Computing Systems, Infrastructures, and Programming (xSIG2017), 2017年 4 月.

[2] Atsushi Koshiba, Jun Tsukamoto, Motoki Wada, Ryuichi Sakamoto, Mikiko Sato, Tsubasa Kosaka, Kimiyoshi Usami, Hideharu Amano, Masaaki Kondo, Hiroshi Nakamura, and Mitaro Namiki, “A Fine-grained Power Gating Control using Leakage Monitor by Linux Process Scheduler”, IEEE Symposium on Low-Power and High-Speed Chips (CoolChips XVII), Apr. 2014.

[3] Noriyuki Miura, Yusuke Koizumi, Eiichi Sasaki, Yasuhiro Take, Hiroki Matsutani, Tadahiro Kuroda and Hideharu Amano, Ryuichi Sakamoto, Mitaro Namiki, Kimiyoshi Usam, Masaaki Kondo, and Hiroshi Naka-mura, “A Scalable 3D Heterogeneous Multi-Core Processor with Inductive-Coupling ThruChip Interface”, HOTCHIPS 2013, Aug. 2013.

[4] 宮部 創一, 近藤 正章, 和田 康孝, 本多 弘樹, “電力モード協調によるプロセッサと主記憶の省電力化の協調”, 先 進的計算基盤システムシンポジウム SACSIS2013, 2013 年 5 月.

[5] Yusuke Koizumi, Noriyuki Miura, Yasuhiro Take, Hiroki Matsutani, Tadahiro Kuroda, Hideharu Amano, Ryuichi Sakamoto, Mitaro Namiki, Kimiyoshi Usami, Masaaki Kondo, Hiroshi Nakamura, “Performance and Energy Optimization of a Heterogeneous Multi-Core Processor with Inductive Coupling Links”, IEEE Symposium on Low-Power and High-Speed Chips (COOL Chips XVI), April 2013.

[6] Yusuke Koizumi, Eiichi Sasaki, Hideharu Amano, Hiroki Matsutani, Yasuhiro Take, Tadahiro Kuroda, Ryuichi Sakamoto, Mitaro Namiki, Kimiyoshi Usami, Masaaki Kondo, and Hiroshi Nakamura, “CMA-Cube: A Scal-able ReconfigurScal-able Accelerator with 3-D Wireless Inductive Coupling Interconnect”, 22nd International Con-ference on Field Programmable Logic and Applications (FPL2012), pp.543-546, Aug. 2012.

[7] グェン チュオン ソン, レイ ジャオ, 近藤 正章, 平尾 智也, 曽我 武史, 井上 弘士, “FPGA によるメニーコア・ プロセッサ SMYLEref の評価環境の構築”, 先進的計算基盤システムシンポジウム SACSIS2012, pp.14-15, 2012 年 5 月 (優秀ポスター賞). [8] 高橋 昭宏, 小林 弘明, 坂本 龍一, 並木 美太郎, 佐藤 未来子, 中村 宏, 天野 英晴, 宇佐 美公良, 近藤 正章, 佐々木 広, “FPGA による省電力計算機の開発評価環境の試作”, 先進的計算基盤システムシンポジウム SACSIS 2011, pp.269-270, 2011年 5 月 (優秀ポスター賞). [9] 高木 紀子, 佐々木 広, 近藤 正章, 中村 宏, “共有資源の協調制御によるチップマルチプロセッサの低消費電力化”, 先進的計算基盤システムシンポジウム SACSIS2009, pp.155-156, 2009 年 5 月. (研究会報告: 査読なし) [1] 塚田 峰登, 近藤 正章, 松谷 宏紀, “FPGA を用いたオンライン逐次学習による教師無し異常検知のための高効率 化と安定化手法”, 信学技報, vol.118, no.165, CPSY2018-30, pp.217-222, 2018 年 7 月.

[2] 胡 思已, 坂本 龍一, 近藤 正章, 中村 宏, 新 善文, “Rump kernel の通信性能の評価と改善手法の検討”, 情報処理 学会研究報告, Vol.2018-OS-144, No.5, 2018 年 7 月. [3] 上野 洋典, 近藤 正章, “効率的な転移学習のための学習モデル構築およびモデル選択手法”, 情報処理学会研究報 告, Vol.2018-ARC-231, No.11, 2018 年 6 月. [4] 呉 天雄, 近藤 正章, “強化学習を用いた無線センサネットワークのデータ通信経路自律制御の検討”, 情報処理学 会研究報告, Vol.2018-ARC-231, No.10, 2018 年 6 月. [5] 三吉 郁夫, 三輪 忍, 井上 弘士, 近藤 正章, “DFS/DCT 制御による電力あたり性能の実行時最適化”, 情報処理学 会研究報告, Vol.2018-HPC-163, No.3, 2018 年 2 月. [6] 石井 潤, 坂本 龍一, 近藤 正章, “DNN 向けニューロン毎の量子化ビット幅最適化に関する評価”, 情報処理学会 研究報告 Vol.2018-ARC-229, No.22, 2018 年 1 月. [7] 高野 晃洋, 近藤 正章, 中村 宏, “すれ違い時の携帯端末相互接続を利用した高精度屋内位置推定システムの検討”, 情報処理学会研究報告 Vol.2017-ARC-228, No.8, 2017 年 11 月. [8] 辻丸 勇樹 , 坂本 龍一 , 近藤 正章 , 中村 宏, “LPWA 通信を利用する IoT プラットフォーム向けの電力効率を考 慮したゲートウェイ配置手法の検討” 情報処理学会研究報告 Vol.2017-ARC-227, No.7, 2017 年 11 月. [9] 上野 洋典, 東 耕平, 近藤 正章, “画像認識における効率的な転移学習のための学習モデル選択手法の検討”, 情報 処理学会研究報告 Vol.2017-ARC-228, No.3, 2017 年 11 月. [10] 勝又 航生，近藤 正章，中村 宏，星 貴之，檜山 敦，稲見 昌彦, “高精度スマホ位置推定技術を用いたバーチャ ルディスプレイの開発”, 第 22 回日本バーチャルリアリティ学会大会論文集, 2017 年 9 月. [11] シュレスタマリ サソット, 近藤 正章, 中村 宏, “適応的電力制御を行う環境発電駆動センサノードの強化学習戦 略の比較評価”, 情報処理学会研究報告 Vol.2017-ARC-227, No.28, 2017 年 7 月. [12] 石井 潤, 坂本 龍一, 近藤 正章, “可変データビット幅を持つ DNN とそのアクセラレータアーキテクチャの検討”, 情報処理学会研究報告 Vol.2017-ARC-227, No.25, 2017 年 7 月.

[13] 坂本 龍一, カオ タン, 近藤 正章, 井上 弘士, 上田 将嗣, Tapasya Patki, Daniel Ellsworth, Barry Rountree, Martin Schulz, “オーバープロビジョニング環境での大規模 HPC システムの電力と性能評価”, 情報処理学会研 究報告, Vol. 2017-HPC-160, No.1, 2017 年 7 月. [14] 林 遼, 高田 遼, 坂本 龍一, 近藤 正章, 中村 宏, 児玉 康弘, 新 善文, “ニューラルネットワークを用いた省電力 IP ルックアップ方式の検討”, 情報処理学会研究報告 Vol.2017-ARC-225, No.27, 2017 年 3 月. [15] シュレスタマリ サソット, 近藤 正章, 中村 宏, “強化学習を用いた環境発電駆動センサノードの適応的電力制御 手法の検討” 情報処理学会研究報告 Vol.2017-ARC-225, No.26, 2017 年 3 月. [16] 高田 遼, 石川 潤, 坂本 龍一, 近藤 正章, 中村 宏, 大久保 徹以, 小島 拓也, 天野英晴, “スケーラブルなディープ ラーニング向けアクセラレータチップの設計と評価”, 情報処理学会研究報告 Vol.2016-ARC-223, No.4, 2016 年 11月.

[17] 林 遼, 森下 真幸, 高田 遼, 坂本 龍一, 近藤 正章, 中村 宏, “ディープラーニング向けアクセラレータアーキテク チャの FPGA 実装”, 情報処理学会研究報告 Vol.2016-ARC-222, No.12, 2016 年 10 月.

[18] 坂本 龍一, カオ タン, 和 遠, 近藤 正章, 深沢 圭一郎, 上田 将嗣, 稲富 雄一, 井上 弘士, “電力制約を考慮した資 源管理ツールによる HPC システムの電力性能解”, 情報処理学会研究報告 Vol.2016-HPC-155, No.20, 2016 年 8 月. [19] 下田 和佳, 中田 尚, 近藤 正章, 中村 宏, “最大センシング間隔に着目したエナジーハーベスティングセンサノー ドの電力制御”，情報処理学会研究報告 Vol.2016-ARC-219, No.18, 2016 年 3 月. [20] 石川 雄介, 小柴 篤史, 坂本 龍一, 和田 康孝, 三輪 忍, 近藤 正章, 並木 美太郎, 本多 弘樹, “演算器におけるオペ ランド値を考慮したパワーゲーティングに関する初期検討”, 情報処理学会研究報告, Vol.2015-ARC-217, No.14, 2015年 11 月. [21] 坂本 龍一, カオ タン, 和 遠, 近藤 正章, 深沢 圭一郎, 上田 将嗣, 稲富 雄一, 井上 弘士, “電力制約を考慮した資 源管理を行うリソースマネージャの実装と評価”, 情報処理学会研究報告 Vol.2015-HPC-151, No.1, 2015 年 9 月. [22] 稲富 雄一, 井上 弘士, 和田 康孝, 深沢 圭一郎, 近藤 正章, 三吉 郁夫, 上田 将嗣, Barry Rountree, Marti Schulz, Tapasya Patki,David Lowenthal,青柳 睦, “電力制約スーパーコンピューティングにおける製造ばらつき問題とそ の対策 ∼大規模システムを対象とした電力バジェット配分法の提案∼”, 情報処理学会研究報告 Vol.2015-HPC-150, No.27, 2015年 8 月.

[23] 坂本 龍一, 小柴 篤史, 佐藤 未来子, 並木 美太郎, 近藤 正章, 中村 宏, “FPGA アクセラレーション向けの実行 制御の高速化とシステムソフトウェア”, 情報処理学会研究報告 Vol.2015-ARC-215 & 2015-OS-133, No.3, 2015 年 5 月.

[24] 富井 潤, 近藤正章, 中村宏, “不揮発性メモリを用いたニューロチップに関する検討”, 電子情報通信学会技術報告 コンピュータシステム, Vol.114, No.506, CPSY2014-176, pp.83-88, 2015 年 3 月.

[25] 松村 正隆, 近藤 正章, 松谷 宏紀, 和田 康孝, 本多 弘樹, “誘導結合型三次元積層マルチコアプロセッサにお けるキャッシュ間通信手法の検討”, 電子情報通信学会技術研究報告 コンピュータシステム, Vol.114, No.427, CPSY2014-161, pp.245-250, 2015年 1 月.

[26] 佐々木 沢, 和田 康孝, 近藤 正章, 本多 弘樹, “次世代 3 次元実装メモリのメモリネットワーク構成に関する初期 検討”, 情報処理学会研究報告 Vol.2014-ARC-213 & 2014-HPC-147, No.12, 2014 年 12 月.

[27] 大坂 隼平, 和田 康孝, 近藤 正章, 本多 弘樹, “HPC システムにおける性能プロファイリングツールの電力測定精 度の評価”, 情報処理学会研究報告 2014-ARC-213 & 2014-HPC-147, No.7, 2014 年 12 月.

[28] 稲富 雄一, 和田 康孝, 深沢 圭一郎, 青柳 睦, 近藤 正章, 三吉 郁夫, 井上 弘士, “電力性能特性ばらつきを考慮 した MPI 並列アプリケーションの性能最適化”, 情報処理学会研究報告 2013-ARC-213 & 2013-HPC-147, No.6, 2014年 12 月.

[29] Masaaki Kondo, Ikuo Miyoshi, Koji Inoue, and Shinobu Miwa, “Power Management Framework for Post-Petascale Supercomputers”, ATIP Workshop at SC14: Japanese Research Towards Next-Generation Extreme Computing, Nov. 2014. [30] 稲富 雄一, 和田 康孝, 深沢 圭一郎, 青柳 睦, 近藤 正章, 三吉 郁夫, 井上 弘士, “MPI 並列アプリケーションの電 力性能最適化”, 情報処理学会研究報告 Vol.2014-HPC-146, No.6, pp.1-8, 2014 年 10 月. [31] 黄 巍, 岩澤 直弘, カオ タン, 和 遠, 近藤 正章, 中村 宏, “エネルギー効率を考慮した電力制約下でのスループッ ト指向ジョブスケジューリング手法”, 情報処理学会研究報告 Vol.2014-HPC-146, No.1, pp.1-7, 2014 年 10 月. w [32] 和田 康孝, 稲富 雄一, 井上 弘士, 三吉 郁夫, 近藤 正章, 本多 弘樹, “高性能計算環境向け電力配分自動最適化の ためのコンパイラ環境の構築”，情報処理学会研究報告 Vol.2014-HPC-145, No.11, pp.1-8, 2014 年 7 月. [33] 小柴 篤史, 塚本 潤, 和田 基, 坂本 龍一, 佐藤 未来子, 小坂 翼, 宇佐美 公良, 天野 英晴, 近藤 正章, 中村 宏, 並 木 美太郎, “Linux スケジューラによるリークモニタを用いた細粒度パワーゲーティング制御手法と実チップに おける評価”, 情報処理学会研究報告 Vol.2014-ARC-210 & 2014-OS-129, No.14, pp.1-9, 2014 年 5 月.

[34] 和田 康孝, カオ タン, 近藤 正章, 本多 弘樹, “HPC システムにおける電力・性能可視化ツールに関する比較検 討”, 情報処理学会研究報告 Vol.2013-ARC-207 & 2013-HPC-142, No.31, 2013 年 12 月.

[35] 藤原 祐太, 松本 洋平, 和田 康孝, 近藤 正章, 本多 弘樹, “使用コア数最適化と DVFS を用いた GPU の省電力化 手法の検討”, 情報処理学会研究報告, Vol.2013-ARC-207 & 2013-HPC-142, No.14, 2013 年 12 月.

[36] 松本 洋平, 和田 康孝, 近藤 正章, 本多 弘樹, “GPU における走行時パワーゲーティング向けスレッドブロック割 り当ておよびワープ発行制御手法”, 情報処理学会研究報告 Vol.2013-ARC-207 & 2013-HPC-142, No.15, 2013 年 12 月.

[37] カオ タン, 和田 康孝, 近藤 正章, 本多 弘樹, “RAPL インタフェースを用いた HPC システムの消費電力モデリ ングと電力評価”, 情報処理学会研究報告 Vol.2013-HPC-141, No.20, 2013 年 10 月.

[38] 松本 洋平, 近藤 正章, 和田 康孝, 本多 弘樹, “GPU における細粒度パワーゲーティング向けスレッド発行制御 手法の検討”, 情報処理学会研究報告 Vol.2012-ARC-204, No.2, 2013 年 3 月. [39] 嶋田 裕巳, 小林 弘明, 高橋 昭宏, 坂本 龍一, 佐藤 未来子, 近藤 正章, 天野 英晴, 中村 宏, 並木 美太郎, “リアル タイム OS における細粒度パワーゲーティング制御の設計と実装”, 情報処理学会研究報告 Vol.2012-ARC-200 & 2012-OS-121, No.16, 2012年 5 月. [40] 橋本 崇浩, 井上 功一, 近藤 正章, 平澤 将一, 本多 弘樹, “マルチコア・プロセッサ向けのヘルパースレッドによ るキャッシュ制御支援手法の検討”, 情報処理学会研究報告 Vol.2012-ARC-199, No.13, 2012 年 3 月. [41] 曽我 武史, 近藤 正章, 佐々木 広, 平尾 智也, 井上 弘士, “メニーコアプロセッサを対象とした柔軟性を有するハー ドウェアバリア機構の提案”, 情報処理学会研究報告 Vol.2012-ARC-199, No.1, 2012 年 3 月. [42] グェン チュオン ソン, レイ ジャオ, 近藤 正章, 平尾 智也, 井上 弘士, “FPGA を用いたメニーコア・アーキテク チャSMYLEref の評価環境の構築”, 情報処理学会研究報告 Vol.2012-ARC-198, No.15, 2012 年 1 月.

[43] 小崎 信明, 安田 好宏, 斉藤 貴樹, 池淵 大輔, 木村 優之, 天野 英晴, 中村 宏, 宇佐美 公良, 並木 美太郎, 近藤 正 章, “低電力アクセラレータ CMA-1 におけるウェーブパイプラインの適用”, 電子情報通信学会技術研究報告, リ コンフィギャラブルシステム 111(218), pp.1-6, 2011 年 9 月. [44] 島 圭吾, 三好 健文, 近藤 正章, 入江 英嗣, 本多 弘樹, 吉永 努, “MPI 埋め込み可能 GPU プログラミングフレー ムワーク適用可能性の評価”, 電子情報通信学会技術研究報告, コンピュータシステム 111(163), pp.49-54, 2011 年 8 月. [45] 木村 一樹, 近藤 正章, 天野 英晴, 宇佐美 公良, 中村 宏, 佐藤 未来子, 並木 美太郎, “コア温度の変化に適応する OSによる細粒度パワーゲーティング制御方式”, 情報処理学会研究報告, Vol.2011-OS-117, No.30, 2011 年 4 月. [46] 小林 弘明, 茂木 勇, 木村 一樹, 薦田 登志矢, 佐藤未来子, 近藤正章, 中村 宏, 並木美太郎, “OS における細粒度パ ワーゲーティング向けオブジェクトコードの実行時管理機構の研究”, 情報処理学会研究報告 Vol.2011-OS-117, No.1, 2011年 4 月. [47] 穂園 智哉, 近藤 正章, 平澤 将一, 本多 弘樹, “機械学習により抽出されたアプリケーションの特徴を利用したタ スク配置の検討”, 情報処理学会研究報告 Vol.2011-ARC-194, No.12, 2011 年 3 月. [48] 山下 良, 近藤 正章, 平澤 将一, 本多 弘樹, “ヘテロジニアス計算機クラスタにおける省エネルギー化タスクスケ ジューリング手法, 情報処理学会研究報告 Vol.2011-ARC-194, No.3, 2011 年 3 月. [49] 山藤 友紀, 近藤 正章, 平澤 将一, 本多 弘樹, ” 走行時パワーゲーティングにおけるスラック解析を用いた動的命 令スケジューリングの検討” 情報処理学会研究報告 Vol.2011-ARC-194, No.2, 2011 年 3 月. [50] 木村 一樹，近藤 正章，天野 英晴，宇佐美 公良，中村 宏，佐藤 未来子，並木 美太郎, “コア温度情報を用いた OSによる細粒度パワーゲーティング制御方式の設計”, 情報処理学会研究報告 Vol.2011-OS-116, No.7, 2011 年 1 月. [51] 小崎 信明, 安田 好宏, 斉藤 貴樹, 池淵 大輔, 木村 優之, 天野 英晴, 中村 宏, 宇佐美 公良, 並木 美太郎, 近藤 正 章, “超低電力アクセラレータ SLD(Silent Large Datapath) の実機評価”, 電子情報通信学会技術研究報告, VLSI 設計技術 110(360), pp.175-180, 2011 年 1 月.

[52] 安田 好宏, 小崎 信明, 木村 優之, 斉藤 貴樹, 池淵 大輔, 天野 英晴, 中村 宏, 宇佐美 公良, 並木 美太郎, 近藤 正 章, “超低電力アクセラレータ SLD(Silent Large Datapath) の提案”, 電子情報通信学会技術研究報告, VLSI 設 計技術 110(360), pp.169-174, 2011 年 1 月. [53] 砂田 徹也, 木村 一樹, 近藤 正章, 天野 英晴, 宇佐美 公良, 中村 宏, 並木 美太郎, “細粒度パワーゲーティングを 制御する OS の資源管理方式”, 情報処理学会研究報告 Vol.2010-OS-114, No.8, 2010 年 4 月. [54] 橋田 達徳, 小山 慧, 山本 辰也, 宇佐美 公良, 池淵大輔, 天野 英晴, 並木 美太郎, 近藤 正章, 中村 宏, “マイクロ プロセッサ内の演算器に対する適応型パワーゲーティング”, 情報処理学会研究報告 Vol.2010-ARC-187, No.2, 2010年 1 月. [55] 池淵 大輔, 関 直臣, 小島 悠, 釜田 雅大, Lei Zhao, 天野 英晴, 白井 利明, 小山慧, 橋田 達徳, 馬橋 雄祐, 増田 大 樹, 宇佐美 公良, 武田 清大, 並木 美太郎, 近藤 正章, 中村 宏, “細粒度パワーゲーティングを適用した汎用マイ クロプロセッサ Geyser-1”, 情報処理学会研究報告 Vol.2010-ARC-187, No.1, 2010 年 1 月.

[56] 砂田徹也, 木村一樹, 長井智英, 近藤正章, 天野英晴, 宇佐美公良, 中村 宏, 並木美太郎, “省電力 MIPS プロセッサ を実現する FPGA における OS の開発と評価”, 情報処理学会研究報告 Vol.2009-OS-112, No.14, 2009 年 8 月. [57] 近藤 正章, 薦田 登志矢, 佐々木 広, 中村 宏, “コンパイラによる細粒度スリープ制御のためのアーキテクチャ支

援技術の検討”, 情報処理学会研究報告 Vol.2009-ARC-184, No.14, 2009 年 8 月.

[58] 高木 紀子, 佐々木 広, 近藤 正章, 中村 宏, “性能制約下における共有資源へのアクセス制御と DVFS を用いた チップマルチプロセッサの省電力化”, Vol.2009-ARC-183 & 2009-OS-111, No.35, 2009 年 4 月.

[59] 木村 一樹, 砂田 徹也, 長井 智英, 関 直臣, 近藤 正章, 天野 英晴, 宇佐美 公良, 中村 宏, 並木 美太郎, “省電力 MIPS プロセッサコア評価のための計算機システムの FPGA による試作”, 情報処理学会研究報告 Vol.2009-ARC-183 & 2009-OS-111, No.34, 2009年 4 月.

[60] 天野 英晴, 金 均東, 松谷 宏紀, VASUTAN Tunbunheng, 安田 好宏, 近藤 正章, 中村 宏, 宇佐美 公良, “低エネ ルギーを目的とした大規模リコンフィギャラブルプロセッサアレイ SMA の予備評価”, 電子情報通信学会技術研 究報告, リコンフィギャラブルシステム 108(300), pp.9-14, 2008 年 11 月. [61] 薦田 登志矢, 近藤 正章, 佐々木 広, 中村 宏, “リーク電力削減のためのコンパイラによるスリープ制御の初期検 討”, 情報処理学会研究報告 Vol.2008-ARC-180, pp.33-39, 2008 年 10 月. [62] 大谷 貴胤, 佐々木 広, 近藤 正章, 中村 宏, “ヘテロ構成を考慮した Web サーバ用クラスタシステムの性能と電 力のモデリング”, 情報処理学会研究報告 Vol.2008-ARC-179, pp.157-162, 2008 年 8 月. [63] 佐々木 広, 近藤 正章, 中村 宏, “CMP の統計的モデリングによる実行時最適化手法”, 情報処理学会研究報告 Vol.2008-ARC-179, pp.31-36, 2008年 8 月. [64] 小島 悠, 池淵 大輔, 関 直臣, 長谷川 揚平, 天野 英晴, 香嶋 俊裕, 武田 清大, 白井 利明, 中田 光貴, 宇佐美 公良, 砂田 徹也, 金井 遵, 並木 美太郎, 近藤 正章, 中村 宏, “スーパースカラプロセッサにおける細粒度動的スリープ 制御の実装と評価”, 情報処理学会研究報告 Vol.2008-ARC-178, pp.87-92, 2008 年 5 月. [65] 砂田 徹也, 関 直臣, 香嶋 俊裕, 中田 光貴, 近藤 正章, 天野 英晴, 並木 美太郎, “省電力 MIPS プロセッサにおけ る OS の試作とシミュレーションによる電力評価”, 情報処理学会研究報告 Vol.2008-OS-108, pp.163-170, 2008 年 4 月. [66] 佐々木 広, 小藤 健太郎, 近藤 正章, 中村 宏, “リソース競合を考慮したチップマルチプロセッサ向けプロセスス ケジューリング”, 情報処理学会研究報告 Vol.2008-OS-108, pp.75-82, 2008 年 4 月. [67] 高木 紀子, 近藤 正章, 中村 宏, “走行時パワーゲーティングのための命令実行制御手法の検討”, 情報処理学会研 究報告 2008-ARC-177 2008-HPC-114, pp.97-102, 2008 年 3 月. [68] 関 直臣, Lei Zhao, 徐 慧, 池淵 大輔, 小島 悠, 長谷川 揚平, 天野 英晴, 宇佐美 公良, 香嶋 俊裕, 武田 清大, 白井 利明, 中田 光貴, 並木 美太郎, 砂田 徹也, 金井 遵, 中村 宏, 近藤 正章, “MIPS R3000 プロセッサにおける細粒 度動的スリープ制御の実装と評価”, 情報処理学会研究報告 ARC-176, pp.71-76, 2008 年 1 月. [69] 椎名 公康, 近藤 正章, 今井 雅, 中村 宏, 南谷 崇, “共有資源の優先度と電源電圧の協調制御によるチップマルチ プロセッサの省電力化”, 情報処理学会研究報告 ARC-175, pp.83-88, 2007 年 11 月. [70] 金 均東, 今井 雅, 近藤 正章, 中村 宏, 南谷 崇, “プロセス変動を考慮した電流制御による低電力化手法”, 情報処 理学会研究報告 SLDM-132, pp.37-42, 2007 年 11 月. [71] 大谷 貴胤, 佐々木 広, 近藤 正章, 中村 宏, “Web サーバ用計算機クラスタの性能と電力のモデリングに関する 研究”, 情報処理学会研究報告 ARC-174, pp.145-150, 2007 年 8 月. [72] 佐々木 広, 近藤 正章, 中村 宏, “CMP におけるリソース競合に着目した性能の解析とモデリング”, 情報処理学 会研究報告 ARC-174, pp.85-90, 2007 年 8 月. [73] 近藤 正章, 佐々木 広, 中村 宏, “トラクションコントロール実行: CMP 向け実行制御方式の検討”, 情報処理学 会研究報告 ARC-174, pp.79-84, 2007 年 8 月. [74] 金井 遵, 佐々木 広, 近藤 正章, 中村 宏, 並木 美太郎, “統計情報に基づく省電力 Linux スケジューラ”, 情報処理 学会研究報告 OS-106, pp.9-16, 2007 年 8 月. [75] 中村 宏, 天野 英晴, 宇佐美 公良, 並木 美太郎, 今井 雅, 近藤 正章, “革新的電源制御による超低消費電力高性能 システム LSI の構想”, 情報処理学会研究報告 ARC-173, pp.79-84, 2007 年 6 月. [76] 関 直臣, 長谷川 揚平, 天野 英晴, 大久保 直昭, 武田 晴大, 香嶋 俊裕, 白井 利明, 宇佐美 公良, 近藤 正章, 中村 宏, “MIPS R3000 における細粒度動的スリープ方式の提案”, 情報処理学会研究報告 ARC-173, pp.49-54, 2007 年 6 月. [77] 大谷 貴胤, 池田 佳路, 佐々木 広, 近藤 正章, 中村 宏, “Web サーバ用計算機クラスタの電力効率最適化に関す る初期検討”, 情報処理学会研究報告 ARC-172 HPC-109, pp.91-76, 2007 年 3 月. [78] 佐々木 広, 近藤 正章, 中村 宏, “命令グルーピングによる効率的な命令実行方式”, 情報処理学会研究報告 ARC-170, pp.73-78, 2006年 11 月. [79] 近藤 正章, 中村 宏, “リーク電力削減のための際粒度命令スケジューリング手法の検討”, 情報処理学会研究報告 ARC-170, pp.49-54, 2006年 11 月. [80] 佐々木 広, 池田 佳路, 近藤 正章, 中村 宏, “統計処理に基づく実行時最適化の検討”, 情報処理学会研究報告 ARC-169, pp.175-180, 2006年 8 月. [81] 渡辺 亮, 近藤 正章, 今井 雅, 中村 宏, 南谷 崇, “通信オーバーヘッドを考慮したマルチプロセッサ SoC 向け低消 費電力化タスクスケジューリング手法”, 情報処理学会研究報告 ARC-169, pp.67-72, 2006 年 8 月.