高マイクロ波帯基盤技術の 高度化のための研究開発 成果発表会資料 2010 年 6 月 24 日 富士通株式会社 株式会社日立製作所

2010年6月24日

富士通株式会社

株式会社日立製作所

高マイクロ波帯基盤技術の

高度化のための研究開発

研究開発内容

高機能送受信チップを、低消費電力かつ低コスト で実現するためのデバイス回路技術を開発 【達成目標】 高マイクロ波帯で、消費電力70%減のSi TRX MMICを実現 高マイクロ波帯へ の既存の無線通信 サービスの移行・ 高度化を実現 ウ）可変フィルタリング技術 ＜富士通＞ MEMSにより、送受信に必要な フィルタをシステムに応じて可変 とする技術を開発 【達成目標】 高マイクロ波帯で周波数可変の フィルタをMEMS技術で実現 イ）高出力パワーアンプ技術 ＜富士通＞ A/D D/A PA Duplexer SW ANT Tunable Filter CP U+ DS P LNA Tunable Filter Receiver m em or y コ レ ク タ ベ ｜ ス エミッタ 不純物濃度 深さ 高マイクロ波帯での 大容量無線データ 伝送 高マイクロ波帯での 移動無線端末 高出力のパワーアンプを開発 【達成目標】 高マイクロ波帯で100mW級のパワーアンプを ア）低消費電力化技術 ＜日立製作所＞ LNA Trans-mitter

研究開発体制とスケジュール

3 高マイクロ波帯基盤技術の 高度化のための研究開発 ア）高ﾏｲｸﾛ波帯無線通信ｼｽﾃﾑ の低消費電力化技術に関する 研究開発（日立製作所） イ）高ﾏｲｸﾛ波帯無線ｼｽﾃﾑの 高出力ﾊﾟﾜｰｱﾝﾌﾟ技術に関する 研究開発（富士通） ウ）高ﾏｲｸﾛ波帯可変ﾌｨﾙﾀﾘﾝｸﾞ 技術に関する研究開発 （富士通） 研究開発内容 (平成年度) 17 18 19 20 21 ア） 低消費電力化技術 1.高周波低電力Tr.技術 2.Si MMIC設計技術 3.統合実験 イ） 高出力パワーアンプ技術 1.Si系PA要素技術 2.CMOS-PAﾓｼﾞｭｰﾙ技術 3.統合実験 ウ) 可変フィルタリング技術 1.可変フィルタ構成法の検討 2.各MEMS素子開発 3.各ＭＥＭＳ素子の実装/統合 4.高出力アンプとの統合実験

実施期間： 平成17年12月20日～平成22年3月31日

ア) 低消費電力化技術

① 高周波低電力トランジスタ技術の研究開発

② Si MMIC設計技術の研究開発

• 高品質Si/SiGeヘテロエピ成長技術の開発 • 高周波・低電力SiGe HBTの開発 • 受動素子の高精度モデル化技術の開発 • 低消費電力要素回路設計技術の開発 • 低消費電力高マイクロ波帯無線通信用Si MMIC技術の開発 エ ミ ッ タ エ ミ ッ タ コ レ ク タ ベ ｜ ス 不 純 物 濃 度 深さ コ レ ク タ ベ ｜ ス エ ミ ッ タ 不 純 物 濃 度 深さ 不純物分布急峻化 •超階段型 ヘテロ構造 •低電力Trs構造 ミキサ 低ノイズ アンプ IF回路 シンセサイザ ベース バンド スイッチ パワー _ミキサ IF回路 シングルチップ化 •高精度モデル •低電力回路 •高効率信号伝送 ベース バンド スイッチ パワー シングル チップ Si MMIC

達成目標：高マイクロ波帯で、消費電力

70%

減のシングルチップ

送受信Si MMICを実現する。

5

ア) 低消費電力化技術

(高品質Si/SiGeヘテロエピ成長技術の開発)

ω/2θ (sec) Si基板 SiGe 回折強度 (任 意単位 ) シミュレーション 測定値 (Ge:26%, 34nm) 歪み制御エピ成長による良好なGe制御と結晶性を確認 異種導電型Si/SiGe/Si多層ヘテロ構造 （厚さ3.5nmの極薄ベース層） 成長温度 (℃) 0.3 0.4 0.5 1.30 1.25 1.20 1/T (1000/K) 500 525 550 抵抗率 (m Ω･ cm ) 成長温度 (℃) 0.3 0.4 0.5 1.30 1.25 1.20 1/T (1000/K) 500 525 550 抵抗率 (m Ω･ cm ) エピ成長温度の低温化による低抵抗n型Si層の形成 n+ _Si

• 成長温度の低温化と歪み制御による高品質のエピタキシャル成長

• 異種導電型Si/SiGe/Si多層ヘテロ構造（世界最先端レベルの極薄ベース層を実現）

50nm 3.5nm n-_/n+_{Si コレクタ} p SiGeベース n Si エ ミ ッ タ n SiGe コレクタ n+_{Si エ ミ ッ タ}

ア) 低消費電力化技術

(高周波・低電力SiGe HBTの開発)

200nm 200nm Si/SiGe/Si多層構造 トランジスタ活性領域 低消費電力SiGe HBTのデバイス構造 ベ ース エ ミ ッ タ コ レ ク タ SiGe ベ ース エ ミ ッ タ コ レ ク タ SiGe LF仕様 HF仕様 ベ ース エ ミ ッ タ コ レ ク タ SiGe ベ ース エ ミ ッ タ コ レ ク タ SiGe LF仕様 HF仕様 20 40 60 80 100 0.1 1 10 f T ( G Hz ) J C (mA/µm 2₎ 200 300 x 0.36 x 0.19 x 0.21 30 GHz 150 GHz LF仕様 HF仕様 高マ イ ク ロ 波帯動作の 要件 消費電流 従来比 LF仕様：低周波帯用 HF仕様：高周波帯用 従来 自己結合型ベース電極によるトランジスタの微細化 活性領域 SiGe Si 多結晶Si 従来比約1/3以下の世界トップレベルの低電力性能

• Si/SiGe/Si多層ヘテロ構造の自己結合型ベース電極の採用による微細化

• 周波数帯に応じた仕様設定を可能にし、世界トップレベルの低電力性能を実現

7 イメージ除去フィルタ内蔵の低雑音増幅器 トランス結合型疑似縦積み低電圧ミキサ

ア) 低消費電力化技術

(要素回路設計技術の開発（１）)

• ノッチ帰還回路を用いてイメージ除去フィルタをチップ内蔵した低雑音増幅器

• 疑似縦積みトランス結合により低電圧動作と高線形性を両立した１V動作ミキサ

利得 (dB) 周波数 (GHz) 50dB以上の イメージ除去 -40 -30 -20 -10 0 10 20 15 20 25 30 35 ノッチ 帰還 回路 出力 第１段：従来型 第２段：フィルタ内蔵型 整合 回路 整合 回路 入力 整合 回路 整合 回路 擬似縦積み トランス結合 LO 入力 RF 入力 1.0V 整合 回路 RF増幅部 1.0V L1 L6 L3 L8 L2 L5 L7 L4 LOスイッチ部 負荷回路 新提案の ラダー型分布等価回路 設計誤差 < 5% 高精度スケーラブル 受動素子モデル

トランス出力を用いた低電圧動作電圧制御発振器 10 100 消費電力 (mW) -215 -210 -205 -200 -195 -190 性能指標 (dB c /Hz ) CMOS SiGe HBT

電力

1/5

電力

1/5

ア) 低消費電力化技術

(要素回路設計技術の開発（２）)

• トランス出力により、電圧制御発振器の２分岐出力を高効率に実現

• 1Vの低電圧動作と高出力を両立し、従来比1/5の低消費電力性能

1.0 V 分周器用出力(18~21GHz） 高インピーダンス スパイラル型 トランス 伝送線路型 トランス ミキサ用出力(18~21GHz） 従来比1/5の世界トップレベルの 低電力性能

ア) 低消費電力化技術

(

高マイクロ波帯無線通信用Si MMIC技術の開発

)

受動素子による高効率信号変換・伝搬技術を用いた シングルチップ送受信Si MMIC / 2 / 4 Ts PLL 2 RF信号 入力 BB信号 出力 (I相) BB信号 出力 (Q相) BB信号 入力 (I相) BB信号 入力 (Q相) LNA RFMIX IFMIX IFMOD RFMOD DA VCO 受信ブロック RF信号 出力 Tc Ts Ts Tc B Tc Tc Tc Ref CLK 送信ブロック RF周波数 24.1 GHz LO周波数 21.4 GHz 利得 30 – 60 dB (Overall) 30 dB (RF portion) NF 5.6 dB 入力P1dB -43 dBm IRR 39 dB PDC 37 mW(Total) 19 mW(RF portion) RF周波数 22.5 GHz LO周波数 20.0 GHz 利得 32 dB (Overall) 11 dB (RF portion) 出力P1dB 4.3 dBm PDC 67 mW(Total) 48 mW(RF portion)

• 低消費電力(従来から72%低減)高マイクロ波帯シングルチップ送受信Si MMICを実現

送受信MMICの特性 B :バラン Ts, Tc :回路間トランス結合

• 受動素子によって要素回路ブロック間を高効率に信号変換・伝搬

BB出力 BB入力 RF出力 RF入力 9

イ) パワーアンプ技術

開発目標：高マイクロ波帯で

100 mW

級のパワーアンプをCMOS技術

で実現する。

① Si 系パワーアンプ要素技術の研究開発

• CMOSトランジスタパターンの最適化

• トランジスタモデリング技術

• CMOSパワーアンプMMIC技術

② CMOS パワーアンプモジュール技術の研究開発

• CMOSパワーアンプモジュール技術

• CMOSパワーアンプと周波数可変フィルタとの結合

• 小型モジュール技術

合成回路 分配回路

イ) パワーアンプ技術 （要素技術）

11 周波数 (GHz) 0.1 1 10 100 利得 (dB) 0 10 20 30 40 50 MSG/MAG |H₂₁|2 従来構造 新構造 f_max 25 GHz改善

トランジスタパターンの最適化による高性能化

R_g, C_gdの低減による最大発振周波数f_maxの改善 (a) 従来構造 (b) 新構造 ゲート・ドレイン オーバーラップ コンタクト ホール数増加 周波数 (GHz) 利得 (dB) 1 10 100 0 10 20 30 -10

トランジスタモデリング技術

実測とモデリングで良好な一致

90nm-NMOSトランジスタのI-V特性とRF特性 ドレイン電圧 (V) ド レ イ ン電流 (mA ) 60 40 20 0 0 0.4 0.8 1.2

ショートスタブ整合による低損失・広帯域設計

24 GHz 20 GHz 28 GHz

Γ

_OPT

Γ

_L P_OUT contours at 24 GHz 14 16 18 20 22 24 26 28 30 -10 0 10 20 -20 30 周波数 (GHz) 利得 S 21 (d B) 21.4 dB 広帯域・高利得

Γ

_L 出力整合回路

λ/28

(240

µm)

λ/4

イ) パワーアンプ技術 （MMIC広帯域設計技術）

出力パワー：20.7 dBm (117 mW) @ freq.=24 GHz, V_DD=2.4 V 分配・合成回路チップ 入力 出力 CMOS PA MMICチップ 合成回路 分配回路 PA Driver V_DD V_DD

CMOS-PA モジュール

CMOS-PA MMICチップ

チップサイズ：1.6 x 1.5 mm2

イ) パワーアンプ技術 （モジュール技術）

13

PA モジュールの出力パワー

CMOS-PAベンチマーク

24 GHz帯で世界最高出力を達成

14 16 18 20 22 24 26 28 14 16 18 20 22 24 26 28 周波数 (GHz) 出力パワ ー (d Bm) Psat 16 20 24 28 14 16 20 24 28 14 目標：20 dBm (100 mW) [1] I. Aoki, et al., 2003 RFIC [2] M. Elmala, et al., 2007 RFIC [3] A. V. Vasylyev, et al., 2006 MWC Lett. [4] D. Chowdhury et al. 2008 ISSCC. [5] C. Y. Law, et al., 2010 ISSCC [6] J-W. Lai, et al., 2010 ISSCC 0.001 0.01 0.1 1 10 1 10 100 周波数 (GHz) 出力パワ ー (W ) [3] [2] [4] [1] [5] [6] 今回の成果

イ) パワーアンプ技術 （モジュールのパワー特性）

15

達成目標：高マイクロ波帯で使用可能な周波数可変フィルタを実現

する。

① デジタル型可変フィルタ 周波数の異なるフィルタを複数個備え、周波数に応じて使用するフィルタをスイッチで選択 ② アナログ型可変フィルタ フィルタ自身に周波数のチューニング機能を備えた分布定数型フィルタ

2つのタイプの可変フィルタをMEMS技術で開発

SW f₁ f₂ f₃ SW ① デジタル型可変フィルタの構成 ② アナログ型可変フィルタの構成 FBARフィルタ ＭＥＭＳ VC (組み込み）

・ＭＥＭＳ：Ｍｉｃｒｏ Electro Mechanical System ・ＦＢＡＲ：Ｆｉｌｍ Bulk Acoustic Resonator ・ＶＣ：Variable Capacitor

MEMSスイッチの開発例（SPST） MEMS VCの開発例

FBARフィルタ

マイクロストリップ構造の分布定数型フィルタ（周波数可変）

MEMS-VC

-1 -0.8 -0.6 -0.4 -0.2 0 0 10 20 30 Frequency (GHz) In se rt io n l oss ( dB ) -50 -40 -30 -20 -10 0 Is ol at io n ( dB ) C-V特性 （30GHz） 0 0.5 1 1.5 2 2.5 3 0 1 2 3 4 5 Vd [V] C [pF ]

分布定数型可変フィルタ

MEMSスイッチ

これまでにない高い周波数帯域（高マイクロ波帯：6~30GHz）まで

使用可能な性能を持つ4種のRF MEMSデバイスを開発。

下部電極 h_T 空隙 Si Si 上部電極 圧電薄膜（AlN） バルク波の定在波 （半波長で共振） fｒ=Vs/(2h_T) 圧電薄膜中の音響定在波で共振周波数が決まる 可変キャパシタ GND K- Inverter 可変キャパシタ GND K- Inverter 共振器１ 共振器2 共振器 3 可変キャパシタ GND K- Inverter 可変キャパシタ GND K- Inverter 共振器１ 共振器2 共振器 3 FBARの構造（周波数固定） C－Vd 特性 挿入損失とアイソレーション

ウ) 可変フィルタ技術(RF MEMSデバイス(構成要素)開発)

17 10 GHz帯用FBARフィルタ サイズ：1.22 ｘ 0.66 mm2 10GHz帯用 10GHz帯用 20GHz帯用 20GHz帯用

デジタル型可変フィルタモジュール

RF MEMSスイッチ RF in ⇒ RF out_⇒ 20GHz 24GHz 10GHz サイズ：4.5 ｘ 4.5 mm2 サイズ(mm）： 0.81ｘ 0.825 24GHz帯用 24GHz帯用 20 GHz帯用 FBARフィルタ 24 GHz帯用 FBARフィルタ

FBARフィルタは、弾性波フィルタとして

・世界最高レベルの性能（10GHz帯）を得た。

・世界初の開発例（20～30GHz帯）である。

・10GHz帯、20GHz帯、24GHz帯のFBARフィルタ 3チップで構成 ・ RF MEMSスイッチ （SP3T）でフィルタを切換え

ウ) 可変フィルタ技術

(デジタル型)

アナログ型可変フィルタモジュール

RFスイッチ RF in ⇒ RF out ⇒ 10-20GHz 20-30GHz サイズ：9.0 ｘ 5.5 mm2 ・10-20 GHz帯用 可変フィルタのSEM像 ・サイズ：4.3 ｘ 2.8 mm2 ・10~20GHz帯、20~30GHzの分布定数型フィルタ2 チップ で高マイクロ波帯をカバー ・RF MEMSスイッチ （SPDT）でフィルタを切り換え 10-20 GHｚ帯用 20-30 GHｚ帯用

・世界最小サイズ（他開発比1/5）を実現した。

・世界トップクラスの低損失値（＜3dB)を得た。

ウ) 可変フィルタ技術

(アナログ型)

19

広帯域CMOS-PAと課題ウの周波数可変MEMSフィルタとを結合

• 20 GHz～24 GHzで帯域幅1 GHz以上の周波数可変動作を確認 • 出力パワー21.8 dBm(151 mW)@24 GHzを確認

CMOS-PAとMEMSフィルタの結合

16 18 20 22 24 26 28 16 18 20 22 24 26 28 周波数 (GHz) 40 30 20 10 0 10 20 30 S -par am eter s S 2 1 and S 11 (d B ) 入力 _出力 入力 出力 分配回路 合成回路 ＳＭＰコネクタ

MEMS filter

_{CMOS PA MMIC}

• LTCCパッケージ • サイズ：6.6 x 22 mm

• 出力パワー：20.3 ｄBm (107 mW)

MEMS filter

CMOS PA MMIC

統合シミュレーション

Filter IF AMP SiGe MMIC （日立） Up Conv. Drv AMP CMOS PA Filter （富士通） 伝搬路 Filter IF AMP SiGe MMIC （日立） Dwn Conv. LNA Filter （富士通） TX＋IF部 ベ ー ス バンド 信号処 理

各課題で開発したコンポーネントの諸特性を無線通信システム（FWA)

シミュレータへ反映させ、伝送性能を検証

RX＋IF部

Mixer CMOS PA MEMS Filter

440MHz/23CH TDD

64QAM,150Mbps 伝送距離1km

研究開発成果と今後の取り組み

21

研究開発成果の概要

•

従来比で消費電力72%減の24GHz帯シングルチップ送受信Si MMICを開発

•

出力電力100 mW以上のCMOSパワーアンプ技術を開発

•

世界最小サイズ（他開発比1/5）の低損失可変フィルタを開発

•

特許出願：45件、発表・論文等：64件

今後の取り組み

本研究開発成果は周波数利用効率の低い高マイクロ波帯やミリ波帯を利用した無線

LANやFWA、レーダシステムへの適用が見込まれ、機器の小型・低コスト化にともなう

当該システム市場の立ち上がり、拡大による、12～30 GHz帯や60～81 GHz帯の有効

利用が想定される。

今後、高マイクロ波帯システムを含む低マイクロ波からミリ波帯までで、システム機器

への展開の可能性について検討し、低マイクロ波からミリ波帯までの、実用レベルの

RFフロントエンド用機器を３年後をめどに試作する予定。