レベルシフト回路の作成

1

レベルシフト回路の解析

群馬大学 工学部 電気電子工学科

通信処理システム工学第二研究室

96305033 黒岩 伸幸

指導教官 小林 春夫 助教授

ー発表内容ー

１．研究の目的

２．レベルシフト回路の原理

３．レベルシフト回路の動作条件

４．レベルシフト回路のダイナミクスの解析

５．まとめ

3

研究の目的

→信号レベルを変換するレベルシフト回路の

設計法を確立する。

このために、次の事を行う。

〇レベルシフト回路の動作条件式の導出

〇レベルシフト回路のダイナミクスの理論

およびシミュレーションによる解析

5

レベルシフト回路とは

• 入力波形と相似で

• 振幅レベルが異なる

信号を出力する回路

⇒DCレベル変換回路

ddL V ddH V

●実際の回路への使用例

→チャージポンプ回路等

出 力 電 圧 (例:20V) 入 力 電 圧 (例:5V) 時 間 時 間

7

レベルシフト回路の実現法

•入力 Vin: ０ or

•出力 Vout1、Vout2: ０ or

•MP1、MP2の

ポジティブフィードバック

ddL V ddH V MP2 MP1 MN1

MN2

ddH

V

Vin(0 orV_ddL) Vin

Vout2

Vout1

(

例

:20V)

(

例

:5V)

8

回路の動作説明

V =５ｖ、 =２０ｖとする ddL VddH ①初期状態 ２０ｖ ５ｖ ０ｖ ０ｖ

⇒

０ｖ ０ｖ ０ｖ ０ｖ ０ｖ ５ｖ _５ｖ ５ｖ ０ｖ ON ②入力を反転 ON ON ５ｖ Vout1 Vout2 ON ON ⇒ ⇒ ⇒ ２０ｖ ２０ｖ ２０ｖ ２０ｖ ２０ｖ ２０ｖ ON ０ｖ Vout2

9

～問題設定～

⇒レベルシフト回路が動作するための

次のパラメータの関係式を導出する

• 出力電圧

•入力電圧

•NMOSのデバイスサイズ

•PMOSのデバイスサイズ

•NMOS,PMOSのモデル及び

デバイスパラメータ値

ddH

V

ddL

V

      L W       L W ddH

V

p L W       N L W       ddL V

０～

０～

VddL N P

11

～レベルシフト回路の動作条件～

Vout2の電位が下降中 →十分な時間の後に thp gs out ddH V V V V  ₂   が動作条件

↓

thp ddH out V V V ₂   のとき 0 2 1  I  I PMOS：線形、NMOS:飽和 MOSの電流式を適用





2 1 in thn n n V V L W K I        





_   _{  }        2 2 2 1 2 _{dd thp thp thp} p p V V V V L W K I ･･･② ･･･③ ･･･① ddH

V

Vin Vgs ON ON 2

I

1

I

2 1

I

I



Vout2(t)

飽 和

線形

②、③

_{→①より、}

レベルシフト回路の動作条件



dd thp



thn thp n n p p in

V

V

V

V

L

W

K

L

W

K

V































2

3

 

_thp



_{dd thp}



_thn n n p p in V V V V L W K L W K V                2 3 min

回路の最低駆動入力電圧 は

 

Vin min

13

最低駆動電圧とパラメータとの関係

PMOS、NMOSの

W/L、 、

をそれぞれ変える

↓

SPICEシミュレーションに

より最低駆動電圧の

変化をみる

～シミュレーション値の求め方～

ddH

V

V

_thp ddH V

PMOS

の

W/L

NMOS

の

W/L

thp

V

～理論値の求め方～

回路に使用したMOSの

Vgs-Ids曲線を求める

↓

MOSの関係式に代入し、

Kp、Knを算出

↓

導入式に各パラメータ値を

代入

Ids Vgs

↓

15

①PMOSのW

導入式の検証方法

ddH

V

thp

V

②電源電圧

③ PMOSのスレショルド電圧

それぞれ変化させて理論値とシミュレーション値を比較

①．PMOSのWと最低駆動電圧の関係

• PMOSのWを変化 →シミュレーション値・理論値共に の傾向が一致。

 

Vin min  Wp 0 1 2 3 4 5 6 7 8 9 10 0 100 200 300 400 500 600 min Vin(V) シミュレーション値 理論値

17

②． と最低駆動電圧との関係

•電源電圧 を変化 →理論値とシミュレーション値にずれ ⇒NMOSの電流式を に変更 →シミュレーション値の傾向に近づく



in thn





ds



n n V V V L W K I           2 1  1 ddH

V

ddH

V

0 0.5 1 1.5 2 2.5 3 3.5 0 20 40 60 80 100 120 Vdd(V) min Vin(V) シミュレーション値 理論値(λ無） 理論値(λ有）

③．スレショルド電圧

_{と最低駆動電圧の関係}

•PMOSの を変化 →ほぼ一致 thp

V

thp

V

0 0.5 1 1.5 2 2.5 0 5 10 15 min Vin(V) シミュレーション値 理論値

19

～導入式の検証についてのまとめ～

①.PMOSのW

②.電源電圧

③.スレショルド電圧

ddH

V

thp

V

の三点について、

導入式の正当性を確認

精度の向上⇒厳密なMOSの電流式が必要

４．レベルシフト回路のダイナミクス

の解析

21

～レベルシフト回路のダイナミクスの解析点～

→回路を過渡解析したときの出力の遅延時間が問題

Vthp 時 間 出 力 入 力 Vout2 Vout1 Vin Vin

⇒遅延の原因を究明、モデル式を立てる

SPICEシミュレーション波形

thp V thn V

～解析方法～

①. ｔ１～ｔ３をSPICEで測定する

thp V thn V thp V thn V •Vout２の遅延時間 t１: → VddH ddH V t２: → ‐ t３:入力が反転→ ‐ •Vout1の遅延時間 •全体遅延時間 ddH V t3 t2 t1 Vout1 Vout2 Vin Vin 時 間 時 間 入 力 出 力

23 0 2 4 6 8 10 12 0 20 40 60 80 100 120 PMOSのW(μｍ) 遅延時間(ns) 立下り遅延 立上り遅延 全体の遅延 ( =20v、 =5ｖ、 =50μm、 =16μm、 =4.2μm） V_ddH VddL WN LP LN

ＰＭＯＳのＷと遅延時間の関係

ＰＭＯＳのＷ→小:Ｖｏｕｔ２の立下りが早い →大:Ｖｏｕｔ１の立上りが早い

⇒最適なＷが存在

②差動出力ノード間の寄生容量の影響

Ｖｏｕｔ１の立ち上がり開始が遅い

↓

Ｖｏｕｔ1、Ｖｏｕｔ2間の寄生容量が原

因？

↓

ダミー容量:Cmを回路に組み、

その効果を見る

ダミー容量：Cm Ｖｏｕｔ1 Ｖｏｕｔ２ Vthp Vout2 _Vout1 出 力 予想波形 シミュレーション波形

25 ダミー容量:Cmを取り付けた時の出力 ( =20v、 =5ｖ、 =10μm、 =50μm、 =16μm、 =4.2μm） VddH VddL WP WN LP LN •Ｃｍ→大：Ｖｏｕｔ１の立ち上がり開始が遅くなる -5 0 5 10 15 20 25

0.00E+00 4.00E-08 8.00E-08 1.20E-07 1.60E-07 2.00E-07 時間（ｓ） 出力電圧（V) -5 0 5 10 15 20 25

0.00E+00 4.00E-08 8.00E-08 1.20E-07 1.60E-07 2.00E-07 時間（ｓ） 出力電圧（V) -5 0 5 10 15 20 25

0.00E+00 4.00E-08 8.00E-08 1.20E-07 1.60E-07 2.00E-07 時間（ｓ）

出力電圧（V)

～ダイナミクスのモデル式の導出～

今までの結果を踏まえてモデル式を導く

Vdd Vin Vin C2 C1 Cm Vout1 Vout2 Vm I1 I1+Im Im Im _I2 I3 I2+I3+Im

1

2

out

out

m

V

V

V





dt

dV

C

I

_m





_m m

dt

dV

C

I

₁



₁ out1

dt

dV

C

I

₂





₂ out 2

27

まとめ

•レベルシフト回路の動作条件式を導出した

•レベルシフト回路のダイナミクスの微分方程式を導出した

○研究成果

○今後の課題

•ＭＯＳの厳密モデル式を用いて

より高精度な動作条件式の導出

•ダイナミクスを表す微分方程式の解析

29

ＰＭＯＳのＷと遅延時間の関係

0 1 2 3 4 5 6 7 8 9 10 0 20 40 60 80 100 120 PMOSのW(μm） 遅延時間（ns) t1 t2 t3 ｔ4 t5 ddH V VddL ( =20v、 =5ｖ、 =50μm、 =16μm、 =4.2μm） WN LP LN

Vout1 W=大で 傾きは 急になる Ｗ→大で傾きは緩やかに Vout2

シミュレーション結果

PMOSのWが小さければ小

さいほど早いわけではない

↓

最適なWの設計が必要。

31

～シミュレーション結果～

ダミー容量と遅延時間の関係を証明

↓

寄生容量がレベルシフト回路の

スピードを遅くしている原因の一つと

いえる

Vdd Vin PMOS NMOS Vom Vdd Rp Rn Vom

等価回 路

図1の、抵抗についての

等価回路

→図2のようになる。

まず、回路の片側だけについて、考えてみる。

33 Vdd Vin C 2 I 2 1 I I  1 I MN1 MP1 Vom(t)

レベルシフト回路の動作条件

thp om dd V V V  

 

t₁ V

 

t₂ V_om  _om 2 1 t t 

 

_{1 2}

 

₂ 1 t I t I  thp dd om V V V   _I1  _I2





2 1 in thn n n V V L W K I        





_   _{  }        2 2 2 1 2 _{dd thp thp thp} p p V V V V L W K I →右図で十分時間がたったとき、

･･･①を満たすことである。

とすると、 であるから

である。

 _{のとき ･･･②} が満たされていれば成り立つ。 MN1は飽和、MN2は線形領域

→

･･･③ _･･･④

Vout1=Vdd Vout2=0 Vdd C1 C2 MP2 MP1 MN1 MN2 Vin=Hi ON OFF ON OFF Vin=Lo

②Vin＝Hiのとき

Vin=Hiなので、

MN1＝OFF、 MN2＝ON

→ MP1 ＝ON になる

→ Vout1 ＝Vdd が出力。

→ MP2 =OFF

→ Vout2 ＝０

～基本動作②～

35

回路の動作条件について

(1)VinがLoからHiに反転すると、MN1はONからOFFに、MN2は

OFFからONになる。

(2)MP1がOFF からONになるためには

とすると、

を満たせばMP1は反転する。

（３）Vout1が反転すればMP２もONからOFFに反転。

 

_{th PMOS} p

V

V



2 out dd p

V

V

V





レベルシフト回路の実際の回路への使用例

37





_{ }







  _              ₂ 2 2 1 2 _{dd thp thp thp} p p thn in n n V V V V L W K V V L W K ③、④_→② ･･･⑤



dd thp



thp n n p p thn in V V V L W K L W K V V 2 3               

 

_thp



_{dd thp}



_thn n n p p in V V V V L W K L W K V                2 3 min 回路の最低駆動電圧 の一時近似式は

 

V_{in min} ･･･⑥