幅広い所望特性に対する適切トポロジーの推論

令和元年度 修⼠論⽂

幅広い所望特性に対する適切トポロジーの

推論

ࢦಋڭһ
∁Ҫ
৳࿨
।ڭत

܈അେֶେֶӃ
ཧ޻ֶ෦
ཧ޻ֶઐ߈

ిࢠ৘ใɾ਺ཧڭҭϓϩάϥϜ

∁Ҫݚڀࣨ

T181D067

松場 輝樹

⽬次

第１章 研究背景・⽬的 1.1 研究背景 1.2 研究⽬的 1.3 本研究の構成 1.4 分類学習の流れ 第２章 Neural network の理論 2.1 Neural network の概要 2.2 学習と推論 第３章 学習データ作成 3.1 データ作成⼿順 3.2 素⼦値探索 GA の概要 3.3 シミュレーション⽅法及び回路特性評価⽅法 3.3.1 電源電圧(SV) 3.3.2 消費電流（CC） 3.3.3 消費電⼒（PD） 3.3.4 出⼒抵抗（OR） 3.3.5 直流利得（DCgain） 3.3.6 位相余裕（PM） 3.3.7 利得帯域幅積（GBP） 3.3.8 ⼊⼒換算雑⾳（IRN） 3.3.9 スルーレート（SR） 3.3.10 全⾼調波歪（THD） 3.3.11 同相除去⽐（CMRR） 3.3.12 電源電圧変動除去⽐（PSRR） 3.3.13 同相⼊⼒範囲（CMIR） 3.3.14 出⼒電圧範囲（OVR） 3.3.15 最低要件 3.4 登録トポロジー

3.5 学習データの処理 第４章 学習の実⾏ 4.1 学習モデル 4.2 学習結果 4.3 未知データの分類 第５章 まとめと今後の課題 5.1 まとめ 5.2 今後の課題

研究背景・⽬的

1.1 研究背景

「アナログ・デジタル混載集積回路」が多く製造される現在, 効率的に設計を⾏う ために⾃動設計が求められている。現在、デジタル回路設計においては論理合成技術 を⽤いた論理設計⼯程の⾃動化が実現し、設計時間が⼤幅に短縮に成功した。しか し、アナログ回路設計では要求仕様に応じて適切な回路トポロジーを選択することが ⼤切であるうえに、アナログ回路は特性にトレードオフの関係があり様々なパラメー タが⼀度に多く変わるため設計の難易度が⾼い。そのため⾃動設計⼿法が確⽴してお らず、設計者⾃⾝の知識や経験に基づき、修正を繰り返しながら要求仕様を満たす回 路を設計している。つまり、LSI の開発期間全体に占める割合がデジタル回路に⽐べ アナログ回路が⾼い。また、設計者を継続的に⼈材育成する必要があるため、回路設 計者不⾜に陥っている。そこで、コンピュータで実現可能な技術者の知識に依存しな いアナログ回路の⾃動設計⼿法を実現し、問題の解決を図る。

1.2 研究⽬的

アナログ回路の⾃動設計⼿法には、回路構成別に回路設計者の知識を事前にライブ ラリ化し、素⼦パラメータの設計に利⽤する”知識ベース”の⼿法(1)〜(2)_{や、回路の特性} ⽅程式から適切な素⼦値を算出する”数式ベース”の⼿法(3)〜(5)_{、⽣物の進化過程を模し}

て回路を繰り返し組み替える”遺伝的アルゴリズム (GA: Genetic Algorithm) による⼿

法(6)~(7)_{が提案されている。しかし、知識ベースと数式ベースによる⼿法では、設計の} 都度、設計者が設計⽅針を組み⽴てる必要があり、完全な⾃動化が困難である。ま た、回路構成が複雑化した場合、設計⽅針の決定や特性の算出困難になる場合があ る。遺伝的アルゴリズムによる⼿法ではこの問題を解決できるが、結果が初期値に依 存する問題を持つ。また、設計段階におけるパラメータ選択のランダム性が⾼く、冗 ⻑な計算及びシミュレーションが発⽣しやすい。そこで、新たにニューラルネットワ ークを⽤いて回路中の素⼦を予測・決定する⼿法[8]~[10]_{が提案された。これにより、回} 路のシミュレーションデータを収集・学習させることで追加のシミュレーションなし に所望の特性を持つ素⼦の組み合わせを瞬時に予測することが可能になった。しか

し、実際のアナログ回路設計では所望の特性に対して適切な回路トポロジーを初めに 選択する必要があるのに対し、従来のニューラルネットワークを使⽤した⽅法では学 習に使⽤した回路トポロジー以外の回路構成に対応ができないという課題があった。 そこで、複数の回路トポロジーとその回路特性を紐付けて学習させることで、所望特 性に対して適切な回路トポロジーを選択するモデル(11)_{を提案した。この⼿法で適切回} 路トポロジーの⾃動選択が可能であることが表されたが、登録してある回路が 4 つと 少ないため実現できたのではという疑問と、学習に使⽤したデータがトポロジーの性 能を引き出しきれていないという課題があった。 そこで本研究では、まず登録する回路トポロジー数を増やし、回路特性をさらに引 き出す学習データを作る。そのデータを学習しても⾼精度で適切な回路トポロジーを 選択可能なモデルを提案する。登録する回路トポロジーを 19 種類にした。また遺伝的 アルゴリズムを⽤いて学習データを作成するようにした。その際に、個体評価の定義 に使⽤する評価式を複数にすることで、同じ回路トポロジーの様々な回路特性を得ら れるようにした。最終的にテストデータに対しては 96.9%で適切回路トポロジーを選 択することができるモデルが完成した。また、未知の所望特性を⼊⼒した場合でも回 路特性を実現可能と思われる回路トポロジーを⾃動選択できることを確認した。

1.3 本論⽂の構成

本論⽂は 5 章で構成される。まず、第 2 章で本論⽂における Neural network (以下 NN)の推論⽅法について述べる。次に、第３章で機械学習⽤の演算増幅器のデータ作 成の⽅法を述べる。そして、第４章で本研究において学習の実⾏と精度の確認に加 え、登録されていない回路トポロジーから得られた回路特性を⽤いてモデルの実⽤性 のテストを⾏う。最後に、５章で本研究のまとめと今後の課題を述べる。

1.4 分類学習の流れ

図 1.1 に本⼿法における回路設計の全体の流れを⽰す。提案⼿法ではまず、機械学習 に必要な回路特性を⼤量に作成・収集する。GA を⽤いて特定の回路トポロジーの回

特性を変え学習データを作成した。続いて、分類学習を⾏うためのモデル作成を⾏ う。次に作成した学習データを使い分類モデルを学習させる。最後に学習したモデル の精度を確認するために、学習に使⽤していないデータの分類や、登録していない回 路の特性を⼊⼒し、モデルの精度を確認する。

トポロジーと評価式の選択

GAの素子値探索

モデルの作成

学習

未知データの分類

モデルの設計終了

モデルの評価

分類学習スタート

選択してないトポロジー と評価式の組み合わせがあるか

No

Yes

図 1.1 回路設計の全体の流れ

第２章 Neural network の理論

2.1 Neural network

の概要

NN は⼈間の脳神経系の回路網をパーセプトロンという数理モデルで表したもので ある。個々のパーセプトロンは実数値の⼊出⼒を持ち、それらを複数組み合わせるこ とで、複雑な関数近似を⾏うことが可能である。図 2.1 に複数のパーセプトロンから 単⼀のパーセプトロンに信号が伝達する簡易的なモデルを⽰した。このとき、信号の ⼊⼒側のパーセプトロン群を⼊⼒層、出⼒側のパーセプトロン群を出⼒層と呼ぶ。x1, x2は⼊⼒信号、ｙは出⼒信号、w1,w2は重みである結合強度を表す。各⼊⼒信号に重み が乗算された信号u は、以下のように表せる。 𝒖 = 𝒙_𝟏𝒘_𝟏+ 𝒙_𝟐𝒘_𝟐 𝟐. 1

w

1

w

2

x

1

x

2

σ(u)

u=x

1

w

1

+x

2

w

2

θ<σ(u)

_y

図 2.1 ニューラルネットの仕組み

表現の⾃由度が⼤きく向上した。これを模式的に表したものが図 2.2 である。これに より、複数の⼊出⼒を持つ場合における複雑な関数近似が可能となった。

2.2 学習と推論

前述の理論を実問題に適⽤する際、根幹となるのが学習と推論のステップである。 また本研究は多クラス分類に属する。そのためこの 3 点について本節では説明する。 学習 学習のステップでは学習⽤のデータを使⽤し、NN をチューニングする。ここで、 機械学習における学習⽅法は「教師あり学習」と「教師なし学習」に分けられる。NN は「教師あり学習」に分類されるため、本節では前者の学習⽅法を前提に説明を⾏ う。教師あり学習において、学習に使⽤するデータを学習データと呼び、このデータ は複数の⼊出⼒ペアの事例により構成されている。これは、本学習⽅法が、与えられ た⼊⼒データに対応する出⼒を正しく予測することを⽬的としているからである。実 際には、ある⼊⼒における NN の出⼒とペアの回答となるデータを⽐較して誤差を算 出し、誤差を元に重みを変更することで、望ましい出⼒を得られるように学習を⾏ う。

入力層

中間層

出力層

図 2.2 多層ニューラルワーク

図 2.3 に⽰す３層 NN を例に考える。⼊⼒を𝑥₊(𝑖 = 1,2,3, … 𝐼)、⼊⼒層-中間層ノード 間の重みを𝑤5₊₆₇(𝑗 = 1,2,3, … 𝐽)とすると、例えば、ノードℎ₇から出⼒される信号𝑢_<= は、活性化関数σを適⽤され、 𝒖𝒉𝒋= 𝝈(𝒙𝟏𝒘𝟏𝟏6𝒋+ 𝒙𝟐𝒘𝟏𝟐6𝒋+ ⋯ + 𝒙𝑰𝒘𝟏𝑰6𝒋) 𝟐. 𝟏 となる。同様にして、ノード𝑦_Dの出⼒𝑢_EF(𝑘 = 1,2,3, … 𝐾)は⼊⼒層-中間層ノード間の 重みを𝑤I_76Dとすると、 𝒖𝒚𝒌 = 𝝈(𝒖𝒉𝟏𝒘𝟐𝟏6𝒌+ 𝒖𝒉𝟐𝒘𝟐𝟐6𝒌+ ⋯ + 𝒖𝒉𝑱𝒘𝟐𝑱6𝒌) 𝟐. 𝟐 となる。そして、この出⼒を正解の値と⽐較し、誤差を計算する。誤差の算出には誤 差関数と呼ばれる関数を⽤いる。まず、最少⼆乗誤差を誤差関数として⽤いる場合を 式(2.3)に⽰す。この時、出⼒に対する望ましい正解を𝑡_Dとすると NN の誤差は、 𝑬𝒌 = 𝟏 𝟐(𝒚𝒌− 𝒕𝒌)𝟐 𝟐. 𝟑 となる。この値が最⼩となるようにネットワークの重みを更新し、⼊⼒に対する出⼒ を正解の値に近づけることが、NN における学習である。最⼩化の際、𝑦_Dを明⽰的に 求めるのは困難なため、⼀般的には誤差の和𝐸が最も⼩さくなる𝑤の近似値を求めると いうアプローチがなされる。これを最適化と呼び、このときに⽤いられる⼿法が「勾 配降下法」と「誤差逆伝播法」である。まず、勾配法により、初期の重みにおける誤 差関数の勾配を求め、重みの更新を⾏う。同様に、次の学習では 1 回⽬の更新後の重 みにおける勾配を求め、勾配の正負に応じてさらなる重みの更新を⾏う。このプロセ スを何度も繰り返すことによって、重みを徐々に⽬標値まで近づけてゆく。この勾配 法の計算には Adam を⽤いた。出⼒に近い層から勾配の値を算出し、続いて⼊⼒側へ 遡るように勾配が算出され、重みが調整される。この⼀連のプロセスが何度も繰り返 され、NN の学習が⾏われる。つまり、NN の学習とは、与えられた情報である⼊⼒ データに対して、答えである教師データと同じ値を関数近似により求められるよう、 ネットワークの重みを調整することである。

多クラス分類 本研究では複数の対象から適切なものを選ぶ多クラス分類に属する。このような分 類学習を⾏うには、出⼒層にはクラスと同数のユニットを⽤意し、出⼒層につながる 最後の中間層の出⼒をソフトマックス回帰する出⼒層にすればよい。出⼒層の出⼒値 として、⼊⼒ x が y=k 番⽬のクラスに属する確率 P を出⼒させる。出⼒層の k 番⽬の ユニットは式(2.4)の出⼒をもつ。 𝑦D 𝑥; 𝜔 = 𝑃 𝑦 = 𝑘 𝑥; 𝜔 = 𝑠𝑜𝑓𝑡𝑚𝑎𝑥D 𝑢5\ , … , 𝑢]\ (2.4) 出⼒ ykが最⼤となる k を所属クラスと判定する。また、学習に使⽤する教師データに は第 k 成分のみが 1 で他の成分は 0 のベクトルである one-hot ベクトルを⽤いる。 推論 推論のステップでは未知のデータをチューニング済み NN に⼊⼒し、回答を得る。 本研究では、複数の回路トポロジーとその回路特性の特徴を紐づけてモデルに学習さ せる。そのモデルに所望の回路特性を⼊⼒し、それを実現することに最適な登録回路 トポロジーを推論により⾃動選択する。

𝒙

𝟏

𝒙

𝟐

𝒙

𝟑

𝒙

_𝒊

𝒉

𝟏

𝒉

𝟐

𝒉

𝒋

𝒚

𝒌

𝒚

𝟏

…

…

…

…

𝒕

𝒌

𝒕

𝟏

𝐸

図 2.3 三層ニューラルネットワーク

第３章 学習データ作成

3.1 データ作成⼿順

ニューラルネットワークにより構築したモデルを学習させるには⼤量のデータが必 要となる。学習させるデータによって⼤きくモデルの精度が変化するため、機械学習 に置いて学習データは重要なファクターである。本研究では、どの回路トポロジーが どのような回路特性になるというデータが学習に⼤量に必要なため、GA を⽤いた素 ⼦値探索プログラムを第 3.2 節に⽰す流れに沿って使⽤し主にデータを作成した。以 下の 19 つの回路トポロジーにおいて様々な素⼦値の組み合わせを作り、シミュレーシ ョンを⾏う。シミュレーション結果を第 3.3.15 節に⽰す最低要項を満たす素⼦値の組 み合わせから得られる回路特性のみを収集し、学習データとして採⽤する。世代を越 える際に特定の評価式が⾼い組み合わせの素⼦値をエリートとして残す。⼀度最終世 代までデータ作成を⾏った後に、さらに同じ回路トポロジーのままで世代を越える際 に⽤いるエリートの基準となる評価式を変え再び素⼦値探索をする。これらを登録回 路トポロジーで繰り返すことで集めたデータを、学習データとした。そのほかに、乱 数を素⼦値にかける⼿法で学習データ作成(11)_{を⾏ったが、これらのデータは全体のデ} ータの 13.3%のみなのでここでは省略する。

3.2 素⼦値探索 GA の概要

与えた回路トポロジーに対して、初期世代の素⼦値は表 3.1 に⽰す値をランダムに 取る。世代が変わる時、素⼦値を遺伝⼦とし、選択、交叉と突然変異を繰り返しなが ら様々な素⼦値の組み合わせである個体を作成した。また特定の回路特性による計算 式が⾼いものをエリートとし、次の世代にもそのまま使⽤する。そのため世代を追う ごとに計算式に使⽤される特性がよりよくなるような素⼦値の組み合わせが出来やす くなる。評価式として式(3.1)と式(3.2)の 2 種類を使⽤し、トポロジーごとにそれぞれ の計算式を使⽤しそれぞれデータ作成をした。エリートの判断に使⽤する計算式を変 えデータを集めることで同じ回路トポロジーの異なる性能を引き出せるため使⽤し た。

初期個体の素⼦値の決め⽅

下の表 3.1 に乗っ取り各素⼦値の初期値が決まる。トランジスタの l の値は各トポロジ ーの初期値のまま固定した。

表 3.1 データ作成に使⽤した GA による素⼦値探索プログラムの初期値設定

最低値 最⼤値 刻み

トランジスタ (w) 0.1u 10u 0.1u

抵抗 1k 30000k 1k キャパシタ 0.01p 10p 0.01p 次世代の個体の決め⽅ 選択、交差、突然変異の順に適応され次世代の個体ができる 選択 初めにエリート保存戦略をとり評価式の上位 2％をそのまま次世代とする。 次にトーナメント選択で次世代の親を決める。トーナメントに参加する素⼦値の組は 全体の個体の 10%以下で⾏われる。優勝した個体が次世代の個体の候補となる。この トーナメントを指定の個体数になるまで繰り返す。 交差 次世代の候補の個体でペアを作り交差を⾏う。各ペアの個体で対応する素⼦値 ごとに交換するかを 50%で決定する。 突然変異 個体ごとに 50%で突然変異する。突然変異は個体の内の⼀つの素⼦値を変 化量±20%以内 (1%ずつの刻みのどれか) の数値に変える。 この流れを終えた個体をシミュレーションにかける次世代とする ⼀世代で作る素⼦値の組み合わせの数は 150 回路、世代数は 50 世代あるいは 60 世代 第 3.3.15 節に⽰す最低要項を全て満たした個体は次の 2019 年演算増幅器コンテストに ⽤いられた部⾨ 1 と部⾨ 2 の評価式を⽤いた 部⾨ 1 = スルーレート × 同相⼊⼒範囲 × 直流利得 消費電流 (3.1) 部⾨ 2 = 利得帯域幅積 × 位相余裕 消費電⼒I × 出⼒抵抗 × ⼊⼒換算雑⾳ (3.2) 最低要項を超えていないときは、各項⽬最低要項を基準に適応度を計算し、回路特性

の向上を⽬指した。

3.3 シミュレーション⽅法及び回路特性評価⽅法

本節では本研究における回路のシミュレーション⽅法及び回路特性の評価⽅法を説明 する。シミュレーションには回路解析ツールである HSPICE を⽤いた。また、回路特 性評価の項⽬、シミュレーション⽅法及び評価関数については 2019 年度演算増幅器 設計コンテスト(12)_{を参考にした。以下、特性ごとにシミュレーション⽅法を説明す} る。

3.3.1 電源電圧（SV）

電源電圧は 3V 以下とし、本研究では両電源を±1.5V とした。

3.3.2 消費電流（CC）

消費電流は図 3.1 に⽰すテストベンチにより測定する。測定する値は無信号時にお いて演算増幅器に流れる電流の⼤きさである。このとき、演算増幅器がオフセット電 圧を持つと、負荷である帰還抵抗に直流電流が流れ、Vddより流れ出る電流またはVss に流れ込む電流のどちらかがより⼤きくなる。そのため、バイアス電流は両⽅の電圧 のうち⼤きい側の電流を回路の消費電流とする。 また、電源電圧と温度を変化させ、バイアスの安定性を評価する。表 3.2 に⽰すよ うに、電源電圧を設定した値かつ温度を 25 度で解析した際のバイアス電流の⼤きさを I0とし、電源電圧を設定した値の±10％、温度を-40 度、25 度及び 80 度と設定した際 のバイアス電流の⼤きさをI1~8とする。このとき、I1~8がI0に対して±50％以内を要件 とする。

3.3.3 消費電⼒（PD）

消費電⼒には、電源電圧と算出した消費電流の値を使⽤する。電源電圧と消費電流 の積を消費電⼒と定義する。

表 3.2 バイアス電流の安定性評価 温度 -40℃ 25℃ 80℃ 電源電圧 設定値×0.9 V I1 I2 I3 設定値 [V] I4 I0 I5 設定値×1.1 V I6 I7 I8

3.3.4 出⼒抵抗（OR）

・算出⽅法 出⼒抵抗値算出のため、図 3.1 に⽰すテストベンチを⽤いて伝達関数解析を⾏う。 伝達関数は、VinからVoutまでの⼩信号伝達を求めるものである。ここでの⼩信号伝達 は直流におけるものであり、利得、出⼒抵抗、⼊⼒抵抗の値が出⼒される。 ・補正計算 演算増幅器は⼤きな直流利得を持つため、バイアス点を適切に定めるために負帰還 をかけて解析を⾏う。図 3.2 についても、抵抗R1及びR2によって負帰還が構成され

−

+

+

−

R

1

R

2

V

_out

V

in

10kΩ

10kΩ

図 3.1 CC, OR, IRN, SR, THD の算出に⽤いるテストベンチ

ている。この状態で伝達関数解析を⾏うと、負帰還がかかる閉ループの出⼒抵抗値が 出⼒される。そのため、実際の出⼒抵抗値を得るには、解析結果を補正する必要があ る。演算増幅器の実際の出⼒抵抗をroとすると、出⼒抵抗の解析値ro-simとの関係は次 式で表される。 𝑟a= １ + 𝛽𝐴_a6d+e 1 𝑟_a6d+e−𝑅₅+ 𝑅1 _I−𝛽𝐴𝑅a6d+e_\ 3.3 ここで𝐴a6d+eは直流利得の解析による算出結果（次節参照）、𝑅\は直流利得を求める際 の負荷抵抗であり 20kΩ、𝑅₅= 𝑅_I= 10𝑘Ω、帰還率𝛽は hi hijhk＝0.5である。

3.3.5 直流利得（DCgain）

・算出⽅法 図 3.2 のテストベンチを⽤いて⼩信号解析を⾏い、直流利得を算出する。⼊⼒電圧 には直流 0V、交流 1V を⽤いる。 直流時、図 3.2 の回路は１TΩの帰還抵抗によって負帰還構成となっているため、回 路の直流バイアスが定まる。また、⼊⼒信号の周波数が⾼くなるにつれて、反転⼊⼒ 端⼦と接地点との間に接続されている 1ｍF の容量のインピーダンスが⼩さくなるた め、負帰還量が 0 に近づき、反転⼊⼒端⼦が仮想的に接地している。この時、回路が 閉ループと同じ状態になり、出⼒には閉ループの利得倍された⼊⼒電圧が現れる。よ って、出⼒端⼦での利得や位相特性は閉ループ時の特性とほぼ等しくなる。 ・補正計算 シミュレーションによって得られた直流利得は出⼒特性の影響を受けたものであ り、本来の直流利得ではない。そこで、次に⽰す補正計算を⾏い、本来の値を求め る。実際の直流利得を𝐴_aとシミュレーション𝐴_a6d+eの関係を次式に⽰す。

ここで、𝑅_\ = 20kΩ、𝑟_aは 3.3.4 節で算出した実際の出⼒抵抗である。

−

+

+

−

V

_out

V

_in

R

_F

C

_F

R

_L

1TΩ

20kΩ

1µF

図 3.2 DCgain, PM, GBP のシミュレーションに使⽤するテストベンチ

3.3.6 位相余裕（PM）

図 3.2 のテストベンチを使⽤して⼩信号解析を⾏い、位相余裕を算出する。⼊⼒電 圧には直流 0V、交流 1V を⽤いる。 ⼀般的に、位相余裕は「開ループ利得が 0dB になった時、周波数において出⼒電圧 の位相回転が 180 度になるのに必要な位相」と定義されている。したがって、開ルー プ利得が 0dB になった周波数における出⼒電圧の位相を求め、180 度からその値を引 いた値が位相余裕となる。しかし、前提としてこの定義は主要極以外の極及び零点の 影響が⼗分無視できる。意図的に零点を挿⼊し局地的に位相回転を戻すと、⼀⾒して 位相余裕のある演算増幅器に⾒えるが、ステップ応答の収束性が悪いなどの問題が発 ⽣する。そのため、評価には「180 度から単⼀の利得帯域内の最⼤位相回転を引いた 値の絶対値」を⽤いる。

3.3.7 利得帯域幅積（GBP）

図 3.2 のテストベンチを⽤いて⼩信号解析を⾏い、利得帯域幅積を算出する。⼊⼒ 電圧には直流 0V、交流 1V を⽤いる。 演算増幅器は開ループ利得が 0dB 以上の周波数特性において、単⼀の極しか持たな いよう設計されるのが⼀般的である。この極を主要極と呼ぶ。このため、演算増幅器 の開ループ利得をボード線図上にプロットした際、主要極より⾼い周波数帯域で利得 が-20dB/dec の傾きで減衰する。これは、周波数が 10 倍になると利得が-20dB に減衰 することを意味する。この時、任意の周波数とその周波数における演算増幅器の開ル ープ利得の積は⼀定となり、それを「利得帯域幅積」と呼ぶ。 主要極以外の極または零点が⼗分⾼い周波数にあり、その影響を無視できる場合、 演算増幅器の開ループ利得が 0dB になった際も同じ傾きを持つ。よってこの場合、開 ループ利得 0dB になった時の周波数は利得帯域幅積と等しくなる。直流から開ループ 特性が 0dB になった周波数までの帯域を単⼀利得帯域と呼ぶ。 評価には、以下の２項⽬のうち⼩さい⽅の値を⽤いる。

3.3.8 ⼊⼒換算雑⾳（IRN）

図 3.1 のテストベンチを⽤いて⼩信号解析及び雑⾳解析を⾏い、⼊⼒換算雑⾳を求 める。評価する値は、0.1Hz から 1MHz までの⼊⼒換算雑⾳の積分値である。ただ し、図 3.3 中の帰還抵抗には熱雑⾳を⽣じない抵抗モデルを⽤いる。帰還抵抗にこの モデルを適⽤することで、演算増幅器のみの雑⾳を評価できる。

3.3.9 スルーレート（SR）

・算出⽅法 図 3.1 のテストベンチを⽤いて過渡解析を⾏い、スルーレートを求める。⼊⼒電圧 は、⽴ち上がり及び⽴ち下がり共に傾きが 100V/ns となるようなステップ電圧を印加 する。例として、±1.5V の電圧振幅変化の場合、遷移時間は 0.03ns となる。スルー レートの評価⽅法について図 3.3 を例にして説明する。ここで、𝑉qrs及び−𝑉qrsは、 それぞれ⽴ち上がる前の出⼒電圧の値と収束した後の出⼒電圧の値である。スルーレ ートの値（SR）は次式から求める。 𝑆𝑅 =𝑆𝑅5+ 𝑆𝑅I+ 𝑆𝑅u 3 3.5 ここで、𝑆𝑅₅、𝑆𝑅_I、𝑆𝑅_uは、それぞれ𝑉_avwが-90%のときの傾き、0V のときの傾き、 +90%のときの傾きである。図 3.3 は⽴ち上がりの場合の例である。⽴ち下がりも同様 の計算を⾏い、⼩さい⽅の値をスルーレートとして評価する。 図 3.3 スルーレート（⽴ち上がり）の例

・正常な波形の判定⽅法 スルーレートの評価では、「スルーレート評価で検出される出⼒電圧波形の⽴ち上が り及び⽴ち下がりが１つしか存在しない」という要件を満たすため、波形の⽴ち上が り及び⽴ち下がり回数を確認する。要件を満たす出⼒電圧波形の例を図 3.4、要件を満 たさない出⼒電圧波形を図 3.5 に⽰す。図 3.5 のように複数の⽴ち上がりが存在する 出⼒電圧波形が確認された回路は要件未達成とした。 Voltage time Vin Vout 図 3.4 要件を満たした出⼒電圧波形の例 Voltage time Vin Vout

3.3.10 全⾼調波歪（THD）

図 3.1 のテストベンチを⽤いてフーリエ解析と過渡解析を⾏い、全⾼調波歪を算出す る。電源電圧はそれぞれ 0V から𝑉_xx及び 0V から𝑉_ddへと変化するステップ⼊⼒を加え る。⼊⼒電圧は周波数 100Hz、振幅 2.5mV の正弦波とし、電源電圧のステップが変化 してから 1ms 後に加える。全⾼調波歪は回路の出⼒が定常状態となる部分で評価する。 評価するためには基本波の 1 波分のデータがあれば⼗分であるため、評価には 最後の 1 波(10ms)の結果のみ⽤いる。ここで、重要となる部分が 1 波分のデータポイント数で ある。データポイントを多く取得する程、計算精度は向上するが、⼀般的に、基本波の 周期の 1/100 の間隔でデータを出⼒する。つまり、1 波当たり 100 ポイントのデータが あれば⾼精度で求めることが可能である。そのため、本研究では 1 波当たり 100 点の データポイントを取り、このときの全⾼調波歪を評価に⽤いる。

3.3.11 同相除去⽐（CMRR）

同相除去⽐(CMRR)を求めるために、図 3.6 のテストベンチを⽤いて⼩信号解析を ⾏う。⼊⼒電圧には直流 0V、交流 1V を⽤いる。このテストベンチは、開ループ利得を 求めるための回路に、同相利得を求めるための回路を追加した構成である。同相利得を 求めるための回路は、演算増幅器の⼊⼒端⼦の間に⼤きな容量を接続し、反転⼊⼒端⼦ と出⼒端⼦の間に⼤きな帰還抵抗を接続する。直流では容量が開放となるため 1TΩに よって演算増幅器に負帰還がかかり、バイアス状態が決定される。⼊⼒周波数が⾼くな るにつれて容量のインピーダンスが⼩さくなり演算増幅器の⼊⼒端⼦が短絡される状 態になる。また、帰還抵抗が⼤きな抵抗値を持つため、周波数が⾼くなると⼊⼒端⼦と 出⼒端⼦が開放される状態になり、⼊⼒端⼦の電位が同じように変動する際の出⼒電圧 が⾒られる。この出⼒電圧と⼊⼒電圧の⽐を同相利得𝑉_yと呼び、次式で定義する。 𝐴_y =𝑉ay 𝑉_+z 3.6

− + + − Vin RF CF RL 1TΩ 20kΩ 1µF − + RF 1TΩ RL 20kΩ CF Voc Vod 1µF ⼀⽅、演算増幅器の開ループ利得は差動利得𝑉_xと呼び、次式で与えられる。 𝐴_y=𝑉ax 𝑉_+z 3.72 CMRR は差動利得𝐴_xを同相利得𝐴_yで割ったものであり、次式より求められる。 𝐶𝑀𝑅𝑅 =𝐴x 𝐴_y = 𝑉ax 𝑉_+z 𝟑. 8 評価には、周波数 0.1Hz における CMRR を使⽤する。

3.3.12 電源電圧変動除去⽐（PSRR）

電源電圧変動除去⽐(PSRR)を求めるために、図 3.7 のテストベンチを⽤いて⼩信号 解析を⾏う。⼊⼒電圧には直流 0V、交流 1V を⽤いる。 電源と演算増幅器の電源端 ⼦の間に⼩信号電圧源を挿⼊し、⼊⼒端⼦ を接地した上で、出⼒電圧を求める。この 際、𝑉_xxと𝑉_ddの両⽅に同時に⼩信号源を挿⼊しない。演算増幅器の開ループ利得を𝐴_x、 𝑉_xxから出⼒への利得を𝐴_xx、𝑉_ddから出⼒への利得を𝐴_ddとすると、各々の PSRR は以下 の式で算出でき、周波数 0.1Hz における両者のうち、⼩さい値を PSRR とする。 図 3.6 CMRR のシミュレーションに⽤いるテストベンチ

𝑃𝑆𝑅𝑅_€•• = 𝐴x 𝐴xx 3.10 − + + − Vin R_F CF RL 1TΩ 20kΩ 1µF Vod − + RF C_F R_L 1TΩ 20kΩ 1µF Vss Vdd + − V_nd Vodd − + RF CF RL 1TΩ 20kΩ 1µF Vss Vdd + − V_ns Voss 図 3.7 PSRR のシミュレーションに⽤いるテストベンチ

3.3.13 同相⼊⼒範囲（CMIR）

図3.8のテストベンチを⽤いて直流解析を⾏い、同相⼊⼒範囲を算出する。出⼒電圧の 誤差が5%以下である⼊⼒電圧範囲を評価に⽤いる。演算増幅器は多くの場合、負帰還 を掛けて使⽤する。この際、⼊⼒端⼦間は仮想短絡となり同電位となる。特に、⾮反 転⼊⼒端⼦が接地されている場合反転⼊⼒端⼦の電位も接地電位と等しくなり、仮想 接地となる。⼀⽅、正相増幅器を構成する場合、演算増幅器の両⼊⼒端⼦は⼊⼒電圧 に追従するため、⼊⼒可能な電圧は演算増幅器の同相⼊⼒電圧範囲で決まる。同相⼊ ⼒電圧範囲を求めるには、演算増幅器の両⼊⼒端⼦が接地されていない構成を⽤い る。しかし、正相増幅回路⽤いると広い⼊⼒範囲を有する演算増幅器の場合、同相⼊ ⼒電圧範囲が検出される前に出⼒電圧が飽和し、正しく評価できない。正しく評価す るためには、回路の利得をなるべく⼩さくする必要があるが、⼩さすぎると出⼒電圧 の誤差が⼤きくなり、検出条件の誤差 5%以内を満たすことが困難である。そこ で、 評価する演算増幅器の後段に利得10倍の理想増幅回路(電圧制御電圧源)を接続し、出 ⼒電圧を増幅させる。テストベンチでは利得が-0.5倍となっており、⼊⼒電圧は電源 電圧の2倍で変化するため、出⼒電圧は電源電圧まで変化する。⼀⽅、評価する演算増 幅回路の出⼒電圧は、10倍の増幅器により電源電圧の1/10しか変化しない。これは出 ⼒電圧の要件に等しい値であり、出⼒段の特性が評価に影響しないための⼯夫であ る。演算増幅器の⼊⼒端⼦の同相電圧は⼊⼒電圧の半分なので、この場合は電源電圧 まで変動する。同相⼊⼒範囲は出⼒電圧の誤差(理論値と解析値との差)で評価する が、演算増幅器がオフセットを持つ場合、そのオフセットが出⼒に現れ、誤差として 検出される。その影響を排除するために、解析から得られた出⼒電圧からオフセット 電圧を引いたものを⽤いて、次式を満たす⼊⼒電圧を求める。

1 −

𝑉

𝑜𝑢𝑡

_𝐺𝑉

− 𝑉

𝑜𝑠 𝑖𝑛

< 0.05

𝟑. 11 この時に得られた最⼤と最⼩⼊⼒電圧を𝑉+ze†‡と𝑉+ze+zとした場合、同相⼊⼒電圧範囲 𝑉_yeˆは次式で求められる。

最後に、同相⼊⼒範囲の評価に⽤いる値CMIR は次式で求められる。

𝐶𝑀𝐼𝑅 =

_𝑉

𝑉

𝑐𝑚𝑟 𝑑𝑑

− 𝑉

𝑠𝑠

×100%

𝟑. 13

−

+

+

−

+

−

V

_out

V

in

10kΩ

10kΩ

10kΩ

20kΩ

20kΩ

−

+

+

−

10kΩ

20kΩ

20kΩ

V

_os 図 3.8 CMIR のシミュレーションに⽤いるテストベンチ

3.3.14 出⼒電圧範囲（OVR）

図 3.9 のテストベンチを⽤いて直流解析を⾏い、出⼒電圧範囲を算出する。評価には出 ⼒電圧の誤差が 5%以下である出⼒電圧範囲を⽤いる。出⼒電圧範囲は演算増幅器の⼊ ⼒端⼦が接地電位に固定されている構成を⽤いて評価する。評価回路は利得が-1 倍の 反転増幅器を⽤いる。演算増幅器がオフセット電圧を持つと、それが出⼒電圧の誤差と して現れる。この項⽬で評価する出⼒電圧はオフセット分を除いたものであるため、次 式で出⼒電圧範囲𝑉aˆを求める。

1 −

𝑉

𝑜𝑢𝑡

_𝑉

− 𝑉

𝑜𝑠 𝑖𝑛

< 0.05

3. 44 最後に、出⼒電圧範囲の評価に⽤いる値OVR は次式で求める。

𝑂𝑉𝑅 =

_𝑉

𝑉

𝑜𝑟 𝑑𝑑

− 𝑉

𝑠𝑠

×100%

𝟑. 15

−

+

+

−

V

_in

20kΩ

20kΩ

V

_out

−

+

20kΩ

20kΩ

V

_os

3.3.15 最低要件

本研究における回路特性の最低要件を表 3.3 にまとめる。 表 3.3 回路特性の最低要件

3.4 登録トポロジー

この説では学習データを収集する対象の回路トポロジーを紹介する。各トポロジー で式(3.1)と式(3.2)の 2 種類を評価式として学習データを作成する。 評価項⽬ 設計最低要件 電源電圧（SV） Rail-to-rail 電圧が 3V 以下 消費電流（CC） （変動に関する条件） 消費電⼒（PD） 100mW 以下 出⼒抵抗（OR） 無し 直流利得（DCgain） 40dB 以上 位相余裕（PM） 45deg 以上 利得帯域幅積（GBP） 1MHz 以上 ⼊⼒換算雑⾳（IRN） 無し スルーレート（SR） 0.1eV/us 以上 全⾼調波歪（THD） 1.0%以下 同相除去⽐（CMRR） 40dB 以上 電源電圧変動除去⽐（PSRR） 40dB 以上 出⼒電圧範囲（OVR） 5.0%以上 同相⼊⼒範囲（CMIR） 5.0%以上

V

_DD

r1

m6

m1

m2

m3

m4

m5

m7

m8

V

_out

V

_inp

V

_inm

V

_SS 図 3.10 1 番⽬の回路図

V

inm

V

inp

V

inp

V

_out VDD VSS RB1 MB3 MB4 MB1 MB2 MI1 MI2 MI3 MI4 MI5 MA1 MA2 MA3 MA4 MA5 MO1 MO2 CO1 CO2 図 3.11 2 番⽬の回路図

V

inm

V

inp Va Va

V

out V_SS V_DD MI1 MI2 RI1 MI3 MI4 MI5 MI6 RI2 RI3 RA1 MA1 MA2 MA3 MA4 MA5 MA6 MA7 MA8 CO1 RO2 RO1 MO1 MO2 MO3

V

out 図 3.12 3 番⽬の回路図 Vinm Vinp Vout VDD VSS MI1 MI2 MI3 MI4 MI5 MO1 MO2 MA1 MA2 MA3 MA4 MA5 MC1 MC2 MC3 MC4 MC5 C01 RB1 MB1 ni1 _na1 ni1 na1 図 3.13 4 番⽬の回路図

V_inm V_inp V_out VDD VSS 図 3.14 5 番⽬の回路図 bias3

Vinm Vinp Vinm

Vout

bias4 bias4

Vinp

V

_out

V

_inp

V

_inm

V

_DD

V

_SS 図 3.16 7 番⽬の回路図 Vinp Vinm Vout VDD VSS 図 3.17 8 番⽬の回路図

Vinm Vinp Vinm Vinp Vout VDD VSS 図 3.18 9 番⽬の回路図

V

_inp

V

_inm

V

out

V

_DD

Vinm VDD Vinp _V out VSS V1 V1 図 3.20 11 番⽬の回路図 bias3 _vout2 vout2

inm inp inm

out

bias4 bias4

inp

bn1 bn2 bp2 bp3 bp3 bp3 bp3 bp2 bn2 bn1 VDD Vinp Vinm V_out VSS 図 3.22 13 番⽬の回路図 VDD Vout VSS Vinm Vinp 図 3.23 14 番⽬の回路図

VDD VSS Vinp Vinm Vout 図 3.24 15 番⽬の回路図

V

_DD

V

_SS

V

_out

V

_inm

V

_inp 図 3.25 16 番⽬の回路図

Vb1 Vb1 _V b1 Vb2 Vb2 Vb2 Vout Vinm Vinm Vinp Vinp VDD VSS 図 3.26 17 番⽬の回路図 Vinp Vinm V_out V_DD VSS 図 3.27 18 番⽬の回路図

3.5 学習データの処理

作成した学習データを式(3.16)を⽤いて回路特性ごとに標準化する。各回路特性は 単位が異なるため同じモデルに⼊⼒する際に学習に適さない。そこで各回路特性内の ⼤きさに変換することでモデルが学習しやすいデータに処理した。ある回路特性の平 均を 𝑥 、分散を 𝜎I とする。 𝑥_z+zŽ• = 𝑥z+− 𝑥+ 𝜎 (3.16)

V

_inp

V

_inm

V

_out

V

_DD

V

_SS 図 3.28 19 番⽬の回路図

第 4 章 学習の実⾏

4.1 学習モデル

作成した学習データを⽤いてモデルの学習を⾏う。深層学習ライブラリとして Keras を⽤いた。Keras は Python で書かれた Google のディープラーニングライブラリである TensorFlow 上で実⾏可能なニューラルネットワークライブラリである。学習する際の 設定を下記に⽰す。 学習データ 56887 データ テストデータ 1000 データ ⼊⼒層 ノード数 13 中間層 2 層 ノード数 32 活性化関数 ReLU ノード数 64 活性化関数 ReLU 出⼒層 ノード数 38 活性化関数 softmax 最適化アルゴリズム Adam 学習回数 最⼤ 1500epoch

early stop 損失値が 30 epoch 以内で 0.001 以上改善しない時学習を打ち切る ミニバッチサイズ 4096 データ/学習 出⼒層へのドロップアウト率 50% 学習率 (初期) 1% 学習率低減割合 10epoch で 0.1% 学習率を下げる 学習率の最低値 0.05% 出⼒層のノード数は 19 の登録トポロジーがそれぞれ評価式を 2 つ⽤いているため分 けて登録しているため、38 のノードを⽤いた。⼊⼒層のノード数は⼊⼒する回路特性 と同数である。 学習 epoch とは、学習のまとまりである。学習データをミニバッチサイズで割った 数が 1epoch の学習回数となる。学習データを 1 度に与えると訓練に使⽤したデータに

ではこの⼿法を採⽤した。 またドロップアウト率は⼀度の学習に使うノードの割合を⽰す。⼀度の学習で全て のノードの重みを変更した場合も過学習に陥りやすいとされるから(13)である。学習の 早期打ち切りも過学習対策である。学習による最適化を続けすぎると学習に与えたデ ータに特化したモデルになってしまい、未知のデータに対しての誤差が増加すること が多いため(13)、誤差の変化が⼩さくなったところで学習の早期打ち⽌めを⾏ってい る。

4.2 学習結果

テストデータは学習データのうちランダムに 1000 データを取り出した。 学習における訓練データの正解率と誤差関数の値の推移を図 4.1 と図 4.2 に⽰す。横 軸は学習 epoch を表し、縦軸は誤差関数の値と、訓練データの正解率を表す。学習初 期は訓練データの誤差関数の値が 3.5 を超えており、訓練データの正解率は 10%にも 満たず、正しく学習ができていない。学習が進むにつれ誤差関数が減少していき、最 終的には 0.4 より⼩さくなり、改善が⾒られなくなったため学習を完了したとし打ち 切った。訓練データの正解率は 85%を超え学習が終了した。 また学習 epoch ごとにテストデータをモデルに与えた時のモデルの誤差関数の値と 正解率の推移を図 4.3 と図 4.4 に⽰す。横軸は学習 epoch を表し、縦軸は誤差関数の値 と、テストデータの正解率を表す。モデルが訓練データを正しく学習できたことを確 認したが、学習データに依存しすぎたモデルになっていることが考えられる。そこで 学習に使⽤しないデータをモデル精度の確認⽤に使⽤する。学習に使⽤した訓練デー タと同じような推移の特徴を⽰しており、学習が進むにつれモデルが学習に使⽤して いないデータに対しても正しく分類ができるモデルに近づいていくことが読み取れ る。最終的なテストデータの正解率は 94.9%になった。 本研究では登録トポロジーごとに評価式を⼆つ⽤いて学習データを作成しているた め、モデルの出⼒の番号が異なっていても同じ回路トポロジーを表すことがある。こ れを考慮し、モデルの出⼒が同⼀回路トポロジーでありながら間違い判定された場合 のテストデータを検出し、正解率を補正する。その結果テストデータの最終正解率は 96.9%となった。

図 4.3 テストデータの誤差関数の推移

4.3 未知データの分類

テストデータの分類の結果は、学習済みモデルが複数の回路トポロジーから実際に 出⼒したトポロジーを⾼確率で分類できることを表している。しかし、実⽤的な問題 としては、どのような回路で実現できるかわからない回路特性を⼊⼒した時にその回 路特性を満たしてくれそうな回路トポロジーをモデルが出⼒できるかどうかが重要で ある。そのため登録されていない回路トポロジーで得られる回路特性を⼊⼒した時 に、どの登録回路トポロジーが予想され選択されるか実験した。図 4.5 と図 4.6 の回路 トポロジーから第 3 章で述べた GA を⽤いて回路特性を複数得た。これを学習済みモ デルに⼊⼒したときの出⼒を図 4.7 から図 4.10 に⽰す。横軸が対応する回路トポロジ ーを表し、縦軸が何個選ばれたかを表す。 図 4.5 の未知データの回路トポロジーは、図 3.22 の 13 番⽬の登録回路トポロジーと 出⼒段のみが異なる構成の回路である。そのため正しくモデルが学習できているなら ば図 4.5 から得られた回路特性を⼊⼒すれば、13 番⽬の登録回路トポロジーが選ばれ ることが望まれる。 図 4.7 は図 4.5 の回路で式(3.1)を評価式として作成した回路から得た回路特性を分類 した結果である。ほとんどの回路特性が図 3.22 の式(3.1)を評価式として作成した回路 特性が⼀番適切であると判断された。図 4.8 は式(3.2)を⽤いて作成した回路から得た 回路特性である。ほとんどのデータが図 3.22 の式(3.2)を評価式として作成した回路特 性が⼀番適切であると判断された。回路構成が近いと予想した登録トポロジーが選ば れ正しく未知データが分類できたといえる。 図 4.6 の未知データである回路トポロジーは折り返しカスコードである。この回路 構成にはカスコードを持つ図 3.14 の回路図か、図 3.26 の折り返しカスコードのプッシ ュプルの回路が登録回路構成の中では回路特性が近いと思われる。 図 4.9 は図 4.6 の回路で式(3.1)を⽤いて作成した回路特性を分類した結果である。望 んだ出⼒である図 3.14 が最も多く選ばれた。図 4.10 は図 4.6 の回路で式(3.2)を⽤いて 作成した回路特性を分類した結果である。望んだ出⼒である図 3.26 が最も多く選ばれ た。回路特性を作成する際に使⽤した評価式によって、最も多く分類される回路トポ ロジーは異なったが、どちらも構造が近いと予想した回路トポロジーであった。 未知回路特性に対する適切トポロジーの選択実験から、作成したモデルが所望特性

V

inp

V

inm

V

DD

V

_SS

V

out 図 4.5 未知データの回路図 1

V

_inm

V

_inp

V

_out

V

_DD

V

_SS 図 4.6 未知データの回路図 2

図 4.7 未知回路特性 1 の分類結果(評価式 式(3.1))

図 4.9 未知回路特性 2 の分類結果(評価式 式(3.1))

第

5

章 まとめと今後の課題

5.1 まとめ

本論⽂では NN を⽤いて回路特性から適切回路トポロジーの選択ができるモデルを 提案した。提案⼿法を⽤いると、所望特性を学習済みモデルに⼊⼒することで、19 の 登録回路トポロジーの中から適切な回路トポロジーを⾃動で選択することが出来た。 その結果テストデータの最終正解率は 96.9%となった。未知の回路特性に対しても登 録トポロジーの中から近い構造を持つ回路を⾃動選択できることを確認した。また、 機械学習に回路トポロジーを登録する⽅法として GA を使⽤することで回路の性能を 引き出し学習データ作成が出来た。

5.2 今後の課題

今後の課題は更なる回路トポロジーを追加していくことが望まれる。また、モデル 精度の維持・向上が望まれる。この 2 つの課題に取り組むことで未知回路特性に対し てもより的確に対応することが出来るようになると考えられる。 現在の⽅法では学習データ作成時の評価式を変えることでどの回路特性を重視する か選択し学習データを作成することが出来るが、所望特性から適切回路を予測する際 にはどの回路特性に重きを置くか選択することが出来ない。また、回路特性を 13 項⽬ 準備しなくてはモデルの予測ができない。より実⽤的なシステムにするためには、任 意の重視する回路特性を選択できるシステムが重要である。

謝辞

本研究を進めるにあたり、有益な助⾔を頂いた所属研究室の⾼井伸和准教授、斎藤 彰寛⽒、今野哲史⽒、同研究分野の久保友助⽒、新井貴之⽒、猿⽥将⼤⽒、新井信吾 ⽒、⻑嶋宜彦⽒、中島望夢⽒に⼼より感謝を申し上げます。また、論⽂審査をして頂 きました⼸仲康史准教授、伊藤直史准教授に⼼より感謝申し上げます。

参考⽂献

[1] M.G.R. Degrauwe, O. Nys, E. Dijkstra et al., “IDAC: an interactive design tool for analog CMOS circuits,” IEEE Journal of Solid-State Circuits, Volume: 22, Issue: 6, Dec 1987.

[2] B.J. Sheu, J.C. Lee, A.H. Fung, “Flexible architecture approach to knowledge-based analogue IC design,” IEEE Proceedings G - Circuits, Devices and Systems, Volume: 137, Issue: 4, Aug. 1990. [3] H.Y. Koh, C.H. Sequin, P.R. Gray, “OPASYN: a complier for CMOS operational amplifiers.” IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems, Volume: 9, Issue: 2, Feb 1990.

[4] K. Swings, W. Sansen, “DNALD: a workbench for interactive design space exploration and sizing of analog circuits,” Proceedings of the European Conference on Design Automation, pp.475-479, Feb. 1991.

[5] M.M. Hershenson, S.P. Boy, T.H. Lee, “Optimal Design of a CMOS Op-Amp via Geometric Programming,” IEEE Transactions on Computer-Aided Design, Volume 22 , No.1, pp.1-21, Jan 2001.

[6] ⽵原 裕司 , 夏井 雅典 , ⽥所 義昭, ”GA を⽤いたオペアンプの最適素⼦値探索における 個体表現の検討,” 電気学会電⼦回路研究会, ECT-08-27, pp.41-46, Mar 2008.

[7] JIANHAI YU , ZHIGANG MAO, ”A Design Method in CMOS Operational Amplifier Optimization Based on Adaptive Genetic Algorithm,” WSEAS Transactions on Circuits and Systems archive, Volume 8 Issue 7, Pages 548-558, July 2009

[8] T. Matsuba, N. Takai, M. Fukuda, Y. Kubo, “Inference of Optimal Analog Circuit Topology Using Deep Learning,” IEEE International Symposium on Intelligent Signal Processing and Communication Systems (ISPACS 2018), pp.131–134, Okinawa, Japan, Nov. 2018.

[9] Y. Kubo, N. Takai, M. Fukuda, T. Matsuba, T. Yamazaki, S. Shimokawa, A. Iwabuchi, “Regression Analysis of Transfer Function of an Analog Filter from Circuit Characteristics Using Deep Learning, ”9th International Conference on Advanced Micro-Device Engineering, P064, Kiryu, Japan, Dec. 2018.

[10] M. Fukuda, N. Takai, “OPAMP Sizing by Inference of Element Values Using Deep Learning.“, IEEE International Symposium on Intelligent Signal Processing and Communication Systems 2017, WQ-L6, Xiamen, China, Nov. 2017.

[11] 松場 輝樹 髙井 伸和, 福田 雅史, 久保 友助, ''深層学習を用いた最適アナログ回 路トポロジーの推論, '' 電気学会 電子回路研究会, ECT-18-076, 筑波大学, Oct. 2018. [12] 2019 年演算増幅器設計コンテスト https://www.ec.ict.e.titech.ac.jp/opamp/2019/ [13]瀧 雅人 機械学習スタートアップシリーズこれならわかる深層学習入門 第 3 版 講談社 2017 339p

学会成果

(1) 松場 輝樹, 髙井 伸和, 福⽥ 雅史, 久保 友助, ''深層学習を⽤いたアナログ集積回路 設計のための幅広い要求仕様に応える学習データ作成, '' 第 8 回 電気学会 東京⽀部 栃⽊・群⾺⽀所 合同研究発表会, ETG-18-81, pp. 248-251, 群⾺⼤学, Mar. 2018. (2) 久保 友助, 髙井 伸和, 福⽥ 雅史, 松場 輝樹, ⼭崎 尊永, 下川 宗⼀郎, ⽵本 義 孝, 岩渕 昭夫, ''深層学習を⽤いた回路特性によるアナログフィルタ伝達関数の回帰 分析, '' 第 8 回 電気学会 東京⽀部 栃⽊・群⾺⽀所 合同研究発表会, ETG-18-22, pp. 73-76, 群⾺⼤学, Mar. 2018. (3) 松場 輝樹, 髙井 伸和, 福⽥ 雅史, 久保 友助, ''深層学習を⽤いた最適アナログ回路 トポロジーの推論, '' 電気学会 電⼦回路研究会, ECT-18-076, 筑波⼤学, Oct. 2018.

(4) T. Matsuba, N. Takai, M. Fukuda, Y. Kubo, ''Inference of Optimal Analog Circuit Topology Using Deep Learning, '' IEEE International Symposium on Intelligent Signal Processing and

Communication Systems (ISPACS 2018), pp. 131–134, Okinawa, Japan, Nov. 2018.

(5) Y. Kubo, N. Takai, M. Fukuda, T. Matsuba, T. Yamazaki, S. Shimokawa, A. Iwabuchi, ''Regression Analysis of Transfer Function of an Analog Filter from Circuit Characteristics Using Deep Learning, '' 9th International Conference on Advanced