高電圧スイッチング電源の高性能技術の研究

平成２9 年度 修 士 論 文

高電圧スイッチング電源の高性能化技術の研究

指導教員 小林 春夫 教授

小堀 康功 客員教授

群馬大学大学院理工学府 理工学専攻

電子情報・数理教育プログラム

王 太峰

目次 第 1 章 序論 1.1 研究背景 1.2 スイッチング電源の原理と回路 第 2 章 冷蔵庫用モータ駆動システムの検討 2.1 従来モータ駆動システム 2-2 出力電圧可変型降圧電源 2-3 シミュレーションによる動作確認 第 3 章 モータ駆動用電源の実装検討 3.1 降圧型スイッチング電源の作製 3.2 抵抗負荷による効率検討 3.3 IGBT デューティ駆動による効率検討 3.4 スイッチング電源の効率改善検討 第 4 章 新方式 ダイレクト制御出力電圧可変型 AC-DC 電源 4.1 トライアック利用 AC-DC ダイレクト電源の提案 4.2 シミュレーションによる動作・性能 第 5 章 半波型 SIDO 共振電源 5.1 半波型共振電源 5.2 半波型 SIDO 共振電源 第 6 章 結言 謝辞

第１章 序論

1.1

研究背景

冷蔵庫でのコンプレッサでの降圧型スイッチング電源回路を使用したモータ 駆動システムに対し（図 1.1）、大手家電メーカーと共同研究をおこなってき ている。モータ駆動を含めて冷却効率を、全体として１％の効率改善を目標と している。そのために効率９０％以上の可変電圧型スイッチング電源の開発を 目指した。 図１．１ 冷蔵庫でのコンプレッサ駆動用電源回路

AC―DC 電源

コンプレッサ

DC ｰ DC

コンバータ

２逓倍電源

（Vin=280V）

ダイレクト

ドライブ

可変出力

（280V～55V）

★ 目的：モータの

可変電圧駆動

による

効率改善

⇒ モータドライバ素子の損失低減

1.2 スイッチング電源の原理と回路

スイッチング制御電源はトランジスタをスイッチ素子とし、そのスイッチの オン・オフの時比率を制御することによって、電力の流れを調整する電源方式 である。この方式では、半導体(MOS)トランジスタが飽和領域と遮断領域で動 作しているため、能動領域で動作するシリーズレギュレータ電源に比べ、半導 体素子における損失が尐なく電力変換率が高い。そのため、スイッチング電源 は軽量・小型、高効率電源として、従来のシリーズレギュレータ電源の代わり に、あらゆる電子機器に使用されている。 図 1.2.1 降圧型スイッチング電源の構成 図 1.2.1 に降圧型スイッチング電源の回路構成を示す. スイッチング電源は パワーステージ, 制御部で構成されている. パワーステージはスイッチの ON/OFF により断続的な電圧を発生させ, それをインダクタとコンデンサによ り平滑して安定電圧を取り出す. ON/OFF の比率（Duty Ratio 時比率）により 供給電圧を決定し, その値は概ね次式で表すことができる.

降圧形電源の動作図

第 2 章 冷蔵庫用モータ駆動システムの検討

2.1 従来モータ駆動システム

従来のモータ駆動システムは,２逓倍電源からの直流高電圧（DC280V）でモ ータを直接駆動しており、負荷電力の大小に無関係に一定高電圧の駆動方式と なっている（図2.1.1）。高負荷時に合わせて一定高電圧でモータを駆動して いることより、低負荷時のモータ駆動ではドライバ素子の損失が大きいと考え

られる(図2.1.2)。なお、モータ駆動システムはIGBTスイッチング素子による ３相駆動であり、ベクトル制御方式のPWM駆動で速度制御を行う。

図2.1.1 従来モータ駆動回路

図2.1.3 検討モータ駆動回路 図2.1.3のように、モータドライバ電圧Voをマイコンで制御して、低負荷時の モータドライバ損失を低減することを検討した。 入力 DC280V からの降圧形電源により、マイコンからの指令出力電圧に切換え 制御する（Vo=100 V、150 V、200 V、フルパワー280V）。スイッチング素子に は高耐圧（BVDS＝500V）PMOS トランジスタを使用し、そのドライバを含めて回 路全体の高効率化も検討した。

2-2 出力電圧可変型降圧電源

図 2.2.1 降圧型スイッチング電源の構成

検討した降圧型スイッチング電源を図2.2.1に示す。同図では、モータの代 わりに固定抵抗を使用し、負荷の大きさに合わせて切換え接続した。インダク タ電流のリプルを小さくして効率を改善する目的で、インダクタ値は１ｍHと 大きめにしている。このインダクタンス値でも、低負荷時（Vo=100V，20W）に は不連続電流モード（DCM：Discontinuous Conductance Mode）制御となり、 効率は低下する。 出力電圧の分割比を1/20として、Vo＝280～100Vに対してオペアンプへの検 出電圧をVop＝14～5.0Vとして、Vcc=15V動作に対応している。スイッチング電 源の効率測定には、入力電圧Vcc端子とモータ出力端子Vo間で測定し、制御系 回路は無視している。

2-3 シミュレーションによる動作確認

図2.3.1 シミュレーション結果 図2.2.1と同等の回路により、シミュレーション検討した。マイコンからの 指令電圧の変化に対する出力電圧Voutのシミュレーション波形を図2.3.1のよ うに示す。シミュレーションソフトはSIMPLIS 7.2である。 マイコンからの電圧指令には、基準電圧源Vrを切換え制御することとした。 出力電圧をVo=50V, 150V, 200V, 280V と切換えた場合のシミュレーション 結果を図2.3.1に示す。ここで、Vo=280Vの状態では、PWM信号のデューティは 100%となり、入力電圧がそのまま出力電圧に現れている。 シミュレーションの結果、以下の結果を得た。 ＊基準電圧の切換えにより、出力電圧はややオーバーする。この原因として 負荷電流が尐ないことにより、整定時間が長いことに起因すると考えられる。

負荷抵抗は RL =300Ωであり、Vo=150V時の負荷電流は約0.5Aである。この時 の整定時間は次式で求められる。 T = CVo/Io = 440uF･150V／0.5A =17.6 ms シミュレーション結果は 約T=20ms であり、ほぼ理論値と一致している。 ＊実際の出力電圧の仕様では、電圧変化は低速（応答速度≒0.5s）である。 実際の基準電圧の変化に対しては、LPFを施して徐々に変化すれば問題ない。 なお、シミュレーションの結果、基準電圧を降圧（Vo=280V ⇒ 55V）した 場合、出力電圧の整定時間は 約100ms と遅いが、問題ないと考える。 ＊シミュレーション結果（リプル特性）： 定常特性：出力リプル（フルパワー時 ⊿Vo＜10V、その他＜１V） 過渡応答：Io変化、Vo変化時のオーバー／アンダー・シュート＜10V

第 3 章 モータ駆動用電源の実装検討

3.1 降圧型スイッチング電源の作製

降圧型スイッチング電源のシミュレーション結果を検証するため、実装回路 を作成した。 先に図2.2.1のような降圧型スイッチング電源の実装回路を作成し、スイッチ ング電源の効率を測定した。スイッチング電源の効率測定で入力電圧はスライ ダックで調整した。 図3.1.1 スイッチング電源の効率測定1 [Fck=100kHz] 低負荷時の効率が非常に务化（38％）しており、改善が必要である。 0.0 10.0 20.0 30.0 40.0 50.0 60.0 70.0 80.0 90.0 100.0 55 130 205 280

効率

効率

● 実機基板との接続 実際の冷蔵庫用基板の２逓倍電源出力に試作基板を接続して測定した。 １）接続線：Vcc、GND、15V（全て１次側） ２）接続結果 ＊負荷電流による入力電圧の低下：Vcc = 267V～241V（電圧降下⊿V=30V) ２逓倍電源の出力インピーダンスの計算（最終的には詳細測定が定要） 計算では、Ｚo = 35～40Ω ＊パワーON 時のラッシュカレントによる、スイッチング PMOS の破壊が発生 ⇒ソフトスタートが必要 図3.1.2 実測波形 （左：SAW＋PWM、右：IL ） 二回目スイッチング電源の効率測定 図3.1.3 スイッチング電源の効率測定2 [Fck=100kHz]

＊低負荷時の効率：34% ⇒ 改善必要

電流モードの確認：ＤＣＭ駆動 （インダクタ電流の不連続駆動） （DCM: Discontinuous Conduction Mode）

＊ＤＣＭ駆動では、一般にインダクタ電流のリプルが大きく、銅損や鉄損が 大きくなり効率が大きく低下する。そこで、インダクタ値を大きくして ＣＣＭ駆動として効率改善を検討した。 ＊インダクタ電流の測定と改善結果： ・電流モードの確認： ＤＣＭ ⇒ ＣＣＭ（下図参照） インダクタンス値：Ｌ= 60uH ⇒ 1.0mH(採用) ・低負荷時でもＣＣＭ ⇒ Ｌの最終値は実機で合わせる （Vo=190Vモード時、平均入力電流＝0.6A）

（CCM: Continuous Conduction Mode )

図3.1.4 インダクタ電流 ＊効率の再測定結果：コイル電流 L = 1.0 mH ・低負荷時の改善：＋３４％ と効果大 ピーク電流を下げれば効率改善

図3.1.5 スイッチング電源の効率測定3 [Fck=100kHz] 0.0 10.0 20.0 30.0 40.0 50.0 60.0 70.0 80.0 90.0 100.0 55 130 205 280

＊ソフトスタート回路の検討： ・パワーON時、出力電圧は ０V よって PWMのﾃﾞｭｰﾃｨは100%⇒ MOSFETに最大電流が流れ、破壊する ・対策回路：ソフトスタート回路の装備 ・通常、電流源による充電方式 ⇒ ＣＲ充電方式を採用(約２秒) ・15Vラインの入力によりコンデンサ電位Vcが上昇し、 PWMのデューティが徐々に増大していく 図3.1.6 ソフトスタート回路 図3.1.7 タイミングチャート

3.2 抵抗負荷による効率検討

図3.2.1 実装回路図 図3.2.1に示すように可変電圧型スイッチング電源は 発振器とソフトスター ト回路と制御回路、パワーステージ、リファレンス回路で構成した。 発振器はクロック信号を発生し、可変抵抗でクロック周波数を制御する。 リファレンス回路は出力電圧Voを設定することができる。Vo＝20Vrefである。 リファレンス回路の中の可変抵抗を変化させてVoを設定する。 ソフトスタート回路はパワーON時、出力電圧は０Vでる。 よって PWMのﾃﾞｭｰﾃｨは100%⇒ MOSFETに最大電流通過して、破壊の可能性があ るので必要です。

図3.2.2 実装回路 図3.2.2に実測システムを示す。図中の左側ケースは、共同研究先企業から提 供された実際の冷蔵庫基板であり、２逓倍回路が内蔵されている。 モータの代わりに右の大きい４個の固定抵抗を使用している。 抵抗負荷による効率の検討を行った。 ＊L=１ｍH、F=100kHz 負荷 R D Vi Ii Pi Vo Io Po 電源ロス η 300 80 276 0.0921 25.4 97 0.231 22.4 3.0 88.1 50 277 0.0603 16.7 98 0.152 14.9 1.8 89.2 20 278 0.0243 6.8 100 0.0481 4.8 1.9 71.2 200 80 275 0.1578 43.4 97 0.3427 33.2 10.2 76.6 50 277 0.0896 24.8 97 0.2221 21.5 3.3 86.8 20 279 0.0348 9.7 99 0.0575 5.7 4.0 58.6

Vi: 入力電圧、Ii: 入力電流、Pi: 入力電力、Vo: 出力電圧、Io: 出力電流

Po: 出力電力、η: 効率

3-3 IGBT デューティ駆動による効率検討 20% 50% 80%

実際のモータ制御基板（図3.2.2）を改造して、モータ駆動電圧に電圧変化 ＋PWM切換え設定 を可能とした。これにより、出力電圧を一定とした状態で、 PWMデューティを変化させて負荷電力を切換え設定できる。 この装置により、モータ駆動の２相IGBT素子によるパルス駆動時の電力と効 率の検討を行った。デューティは20％、50％、80％で、測定した。 ＊L=１ｍH、F=100kHz 負荷 R D Vi Ii Pi Vo Io Po 電源ロ ス η2 300 80 276 0.0921 25.4 97 0.231 22.4 3.0 88.1 50 277 0.0603 16.7 98 0.152 14.9 1.8 89.2 20 278 0.0243 6.8 100 0.0481 4.8 1.9 71.2 200 80 275 0.1578 43.4 97 0.3427 33.2 10.2 76.6 50 277 0.0896 24.8 97 0.2221 21.5 3.3 86.8 20 279 0.0348 9.7 99 0.0575 5.7 4.0 58.6

Vi: 入力電圧、Ii: 入力電流、Pi: 入力電力、Vo: 出力電圧、Io: 出力電流

Po: 出力電力、η2: 効率 74.0 76.0 78.0 80.0 82.0 84.0 86.0 88.0 90.0 92.0 100 200 300 400

効率

効率

19 上記の表のデータから下のグラフを得た。D＝50％付近に、効率のビークがあ ることが推測できる。

3-4 スイッチング電源の効率改善検討

更にスイッチング電源の効率を向上させるために次ぎのことを検討した。 a)クロック周波数の低周波化する b)電流連続制御とする、すなわちL値を大きくしてDCM ⇒ CCMとする C)同期整流方式の採用：PMOS ⇒ NMOS、Di ⇒ NMOS によるロス低減 つまりスイッチングロスの低減により効率改善する。 a) クロック周波数の低周波化 周波数 vs. 効率（L=3 mH、D＝５０％、R=200Ω） ［位相遅れ補償なしで、 Vo は変化］ 負荷 R F Vi Ii Pi Vo Io Po 電源ロス η3 200 16.4 277.8 0.0738 20.5 90.2 0.2067 18.6 1.86 90.9 32.3 276.4 0.0841 23.2 95.8 0.2176 20.8 2.40 89.7 51.8 276.2 0.0898 24.8 97.7 0.2241 21.9 2.91 88.3 76.5 276.0 0.0985 27.2 99.3 0.22676 22.5 4.67 82.8 99.2 276.0 0.1031 28.5 99.9 0.22935 22.9 5.54 80.5 151.1 276.0 0.1164 32.1 100.7 0.2300 23.2 8.97 72.1 50.0 55.0 60.0 65.0 70.0 75.0 80.0 85.0 90.0 95.0 100.0 0 10 20 30 40 50 60 70 80 90 1mH,300Ω 1mH,200Ω 3mH,200Ω 負 荷 F [kHz 60.0 70.0 80.0 90.0 100.0 _効率

固

★ 周波数を低くすると、効率は向上していくことがわかる ● 制御周波数 [kHz] vs 効率 [%] ： 効率は、周波数にほぼ反比例する ＊制御周波数を低くしていくと、スイッチングＰＭＯＳおよびダイードの スイッチングロスが比例的に減尐する。（導通損失は変わらない） 実測では、F=20kHz時に、＋10%と非常に大きい。 ＊しかし、制御周波数の低下は、制御系の応答特性の务化を招くので注意が 必要である。今回のモータ制御では、モータの応答特性をかなり低くして も問題がないことより、効率改善の期待が持てる。 b) 電流連続モードＣＣＭ駆動の検討： インダクタ値を大きくして、DCM ⇒ CCMとする ＊効率改善は認められるが、デューティに関して不安定である。コイルを３ 個縦続接続としてL=3mHとしたことにより、内部抵抗も増加している。 C) 同期整流方式の採用：PMOS ⇒ NMOS、Di ⇒ NMOS によるロス低減

(１) 同期整流ICによるパワーステージの動作検討 ・デッドタイムの調整：Vin＝50V で調整（R=100k、Td=２ us 大きすぎ ） ・同期整流用ローサイド NMOS の効果をチェック オシロ波形では（＋）電圧に見えるが、実際は（－）電圧のはず 同期ICによる 導通電圧差は ⊿V=0.5 V と効果的 ＊同期整流では、ＣＣＭ制御が大前提である。つまりＤＣＭ制御の場合、非導通時に ＮＭＯＳを介して逆流電流が流れ、効率は低下することが知れている。 そこで、このダイオードのロス増減は、後ほど計算できるので、まずはﾒｲﾝスイッチの NMOS 素子による効果を検討する。 ・デッドタイムの設定と確認 外付け抵抗との関係式： Td = (R kΩ)*12ns ：10ｋΩで0.12 us 0.0 10.0 20.0 30.0 40.0 50.0 60.0 70.0 80.0 90.0 100.0 16.4 32.3 51.8 76.5 99.2 151.1

21 ●同期整流 IC の動作確認 ＊デッドタイムの設定検討： 内部電流源と外付け抵抗により設定 R=100kΩ時、ﾃﾞｯﾄﾞﾀｲﾑ Td=1.2 us (To=10 us) ＊同期整流IC（ローサイドMOS）の動作確認 [ % ] D [ % ]

＊条件： Td=0.4 us , ダイオードとの電圧差 ⊿V=0.5 V程 （２）共同研究先提供の基板との接続実装 ＊同期ＩＣの誤動作： ・Vinを高めていくと、途中から同期ICのハイサイドVｇ出力に、 図の振動波形が現れ誤動作する ・パルジェネからのパルスのデューティを徐々に大きくして 出力電圧Voを増加させる ・Vin の印加による同期 IC の誤動作（DC 電源による定電圧の印加） ・Vin>３５V 程度で ハイサイド Vg が乱れる。 ＊同期ＩＣの誤動作対策： ・入力電圧 Vcc を高めていくと、デッドタイムの終了時点から振動が始 まっている。このことより、ＩＣ内で、デッドタイムの終了設定パル スに異常が発生していると考えた。 ・そこで、デッドタイム設定時間を設定しているＩＣピンに、コンデン サを接続したところ、誤動作は停止した。余裕をみて C=100pF を接続。 図 3.4.1 デッドタイム（ハイサイド Vｇ）

ハイサイド NMOS 交換して、負帰還無しの NMOS 同期整流駆動で、PWM パルス のデューティを可変して効率を測定した。 負荷抵抗は １００Ω

D

Vi

Ii

Vo

Pi

Po

Pi/Po

20％

275.7

88

42.1

24.26

17.72

73.1％

30％

271.7

192

68.3

52.17

46.65

89.4％

40％

267.0

360

94.5

96.12

89.3

92.95％

0.0 20.0 40.0 60.0 80.0 100.0 20 30 40

効率

V3 SW2 SW1 Vref 0.5 I1 V8 mr756 D4 12 V9 S4 S3 mr756 D2 20k R12 100m R8 SAW Io CONT V15 22k R2 mr756 D1 V4 mr756 D9 Comp_up1 4 V1 50k R7 440k R6 V15 100m R4 1m IC=4.5 C3 S1 VO VO X1 CONT 1m IC=4.5 C1 100m R1 15 V2 CONT Ii C4 20n IC=1 C8 20n IC=1 20m R10 8 V5 mr756 D3 V7 Vref C9 20n IC=1 S5 400 R13

第 4 章 新方式 ダ イレクト制御出力電圧可変型 AC-DC 電源

4-1 トライアック利用 AC-DC ダイレクト電源の提案

これまでの共同研究電源として、スイッチング電源による出力電圧可変型を 中心に検討してきた。しかし、下図のように、AC-DC スイッチング電源として 双方向サイリスタ（トライアック）を利用すれば、効率改善が図れると考えた。 サイリスタは高速切換えであり導通抵抗も小さいので、スイッチ素子のロス を低減できると考える。むしろ現実的には、高速切換えによる EMI が問題であ ることは認識している。 現状の回路の AC 入力段にトライアックを挿入し、入力電圧の正負方向で制 御できると考えた。出力リプルおよび応答特性の仕様は緩いので、現状と同等 の電源を実現できると考える。２逓倍整流におけるサイリスタ導通角制御 に よる AC-DC スイッチング電源は、マイコンからの点弧角制御信号をフォトカプ ラにより１次側に伝送して制御する。 ★条件１： ●制御信号：CONT Vi=AC100Vrms、50Hz 正負の鋸歯状波 SAW に対して、誤差電圧と比較 Vo=80,180,260V 切換え （100Hz で制御） Io=0.5A 電流源＋抵抗 400Ω（抵抗は 2kHz で SW 駆動） ★回路条件：C=1mF＋ESR:100mΩ×２個直列、サイリスタ ESR=100mΩ 図 4.1.1 サイリスタ駆動 AC-DC 電源 回路図

4-2 シミュレーションによる動作・性能の検討

１）図 4.1.1 の回路のシミュレーション結果を図 4.2.1 に示す。 図 4.2.1 シミュレーション結果（基準電圧変化） ＊出力電圧：ＤＣ特性は ほぼＯＫ ＊出力リプル：10 Vpp （やや大きい：実装回路では、５V 程度） （１象限と３象限サイリスタの２個を使えば、リプルは半減できる。 あるいは２逓倍電源のコンデンサ容量を 2.2 mH と大きくする） V O / V 80 100 120 140 160 180 200 220 240 260 time/Secs 200mSecs/div 0.2 0.4 0.6 0.8 1 1.2 1.4 1.6 1.8 2 Io / A 0.5 0.6 0.7 0.8 0.9 1 1.1 図 3.4.2 デ ッ ド タ イ 図 3.4.3 ロ ー サ イ ド 図 3.4.4 Vin=35V 時

V -100 -80 -60 -20 0 40 80 100 time/mSecs 10mSecs/div 610 620 630 640 650 660 670 680 Ii / A Y2 -30 -20 -10 0 10 20 30 C O N T / V Y1 0 2 4 6 8 10 12 14 ２）特性改善検討 ・出力リプルが大きいので、特性改善を検討した ・入力電流の応答が正常になり、出力リプルは 9 Vpp 程度となる ・過渡応答：問題無し （⊿Io=0.5 A） 入力ピーク電流＝±３５A

図 4.2.2 特性改善後の出力電圧変化 図４.2.3 ＰＷＭと入力電流波形 V O / V 40 80 120 160 200 240 time/Secs 500mSecs/div 0.5 1 1.5 2 2.5 3 V r e f / V 4 5 6 7 8 9 10 11 ± 10V Vo Io

Vo

V O / V 0 20 40 60 80 100 time/Secs 200mSecs/div 0.6 0.8 1 1.2 1.4 1.6 Io / A 0.5 0.6 0.7 0.8 0.9 1 図 4.2.4 過渡応答（Io=0.5／1.0 ／0.5 A） 図 4.2.5 リプル拡大図(Io=0.5A) 出力リプル＆過度応答特性（Io=0.5／1.0 A） time/Secs 5mSecs/div 1.1 1.105 1.11 1.115 1.12 1.125 V O / V 66 68 70 72 74 76 78 80 ± 35A Vo

± 9V

Vref

図 4.2.6 負荷電流 対 電圧リプル （コンデンサ容量変化） ＊出力リプルの針状電圧対策 コンデンサ ESR=による電圧ドロップ： ⊿V=26A＊0.1Ω=2.6V ● ESR＝100 mΩ ⇒ 10 mΩ としたとき、⊿Vo=4.3V ⇒0.2V に低減 ◆実際的な対策 ケミコン ESR=10mΩ は困難 ⇒ 470uF＊４ 0.0 2.0 4.0 6.0 8.0 10.0 12.0 14.0 16.0 0 0.1 0.2 0.3 0.4 0.5 0.6 0.7 0.8 ⊿V1 [Vpp] ⊿V2 [Vpp] Io 実質リプ ル 4.2 V 4.2 V 1.0mF V O / V 70.5 71 71.5 72 72.5 73 1.1006 1.1007 1.1008 1.1009 1.101 1.1011 1.1012 I i / A Y2 -20 -15 -10 -5 0 5 10 15 20

V -100 -50 0 50 100 150 time/Secs 10mSecs/div 1.19 1.2 1.21 1.22 1.23 1.24 1.25 V Y1 0 2 4 6 8 10 12 14

上記の動作はＧＴＯ(Gate Turn Off)素子の動作であり、消弧角を制御（θ =0°からＯＮとなり、位相θでＯＦＦ）していた。実際に多く使用されるトラ イアックは、点弧角制御でありＳＷのＯＮタイミングを制御する。 図 4.2.7 シミュレーション結果 ＊鋸歯状波の極性を変更 ＊ＯＮタイミングを変更：［赤線のパルス］（Vo=150V、Io=0.1 A） ＊定常リプル＝0.9Vpp に改善 図 4.2.8 過渡応答 V O / V 150.5 151 151.5 152 152.5 153 time/Secs 100mSecs/div 1 1.1 1.2 1.3 1.4 1.5 1.6 I o / m A 120 140 160 180 200 _±0.9V [Vpp] [A] 2.2mF

I i / A -40 -30 -20 -10 0 10 20 30 40 time/Secs 2mSecs/div 1.208 1.21 1.212 1.214 1.216 1.218 1.22 V 0 2 4 6 8 10 12 14 ＊出力リプル： ⊿Vo=0.9Vpp (Io=0.1A) ⊿Vo=1.8Vpp (Io=0.2A) 図 4.2.9 入力電流 ＊入力ピーク電流： ・対策なし： Ii=±３５A（前回と同様） ・入力ラインにＬ挿入（Ｌ＝100 uH＋５mΩ）：Ii’=±１０A に低減 ±1.8V 100mA

第５章 半波型 SIDO 共振電源

5.1 半波型共振電源

スイッチング電源では小型・軽量・高効率化が望まれ、クロック信号の高周 波数化による LC 部品の小型化が進められている。しかし、スイッチング周波 数の高速化に伴い、半導体のスイッチングロスが大きくなり高効率化の妨げに なっている。この対策の一方式としてソフトスイッチングが知られているが、 一般的な降圧型電源における電圧共振型電源では、効率改善の効果が小さく、 また共振信号の高電圧による高耐圧半導体スイッチ素子が必要であるなどの 問題点があった。 そこでツエナー・ダイオードにより、共振電圧を 50V 以下に抑えることがで きるクランプ方式を検討した。半波型の電圧共振ソフトスイッチング電源に対 して、諸特性にも問題のないことを確認する。 図 5.1.1 半波型電圧共振電源 図 5.1.2 主要共振波形 半波型電圧共振電源は還流ダイオードと直列に 共振インダクタ、スイッチと 並列に 共振コンデンサで構成した。 Vr = Vi の検出で、SAW 信号をﾘｾｯﾄ/ｽﾀｰﾄ ⇒ SW=ON になる 【特徴】 共振条件： Vi＞Io・Zr ：出力電圧に依存しない 共振周波数：Fr= １／2π√(Lr・Cr)

作説明 ステージ０： ・PWM=「H」：SW=ON のとき ・Vr = Vi、 Do = OFF ⇒ Ir = 0、 IL ：増加中 図 5.1.3 半波型電圧共振電源 図 5.1.4 主要共振波形 ステージ１： ・Vo＜Vref ⇒ PWM=「L」に反転 ⇒ SW=OFF ・Cr ・Lr は共振状態とない、Vr は大きく低下 (Vr ＜ 0V) ・Vr が負ピークより戻り、Vr=Vi の検出で SAW 信号をリセットし、PWM=「H」に反転 図 5.1.5 半波型電圧共振電源 図 5.1.6 主要共振波形

ステージ２： ・PWM=「H」により、SW=ON ⇒ Vr = Vi により ZVS を実現 ・IL は増加に転じ、Ir は減尐に転じる ⇒ 遂に Ir = 0 A に達する ・Do=OFF となるが、Vr=Vi ＞ Vo より、 IL は増加し続ける 図 5.1.7 半波型電圧共振電源 図 5.1.8 主要共振波形 ステージ３ ・ IL の増加により、Vo ＞ Vref となり ・PWM=「L」 に転じ、SW = OFF ⇒ ステージ１ に戻る Db の働き：Vr=Vi の検出遅れ時に、Vr－Vi = Vf を保持 図 5.1.9 半波型電圧共振電源 図 5.1.10 主要共振波形 シミュレーション条件

・Vi=10V, Vo=5V, Io=0.25A Lr=20uH, Cr=100pF

共振波形

・Fop = 454 kHz

・Vr =－120V, Ir = 500mA 高耐圧 MOS が必要

図 5.1.1 主要共振波形

図 5.1.12 共振電流

回路条件は表 5.1.1 でありここで、負荷電流は Io=0.25A であり、共振電圧は Vr=＋120V とやや低めであり、共振電流 Ir、Id の振幅は 2･Io=0.5A に達する。 動作周波数は、Fo=0.38 MHz である。 表 5.1.1 電圧共振型電源の回路条件 Vi 10 V Lo 50 uH Vo 5.0 V Co 200 uF Io 0.25 A Lr 20 uH Fo 0.38 MHz* Cr 100 pF 電圧モード共振型電源の課題の一つに、高電圧共振電圧があげられる。そこ で、共振電圧を低く抑える方式として、図 5.1.2 のツェナーによるクランプ回 路を開発した。クランプ回路付き共振電源の波形を、図 5.1.3 のように示す。 図 5.1.2 ツェナーによるクランプ回路

200mA 35A 図 5.1.3 クランプ回路付き電源の動作波形 クランプ回路の追加により、図 5.1.3 のように共振波形が変化するとともに、 共振周期も変化する。図 5.1.4 に、負荷電流 Io に対する制御周期 To の変化を 示す。同図において、Tfw, Thw は半波型のクランプ付き、Tfo, Tho は同じく クランプ無しの特性である。クランプの有無による両者の差は見られないこと が確認できる。また、クランプ回路の有無による両者の関係には線形性が認め られ、クランプ付き電源の周期は無しの周期の約 0.67～0.77 倍となっている 図 5.1.4 負荷電流 対 制御周波数の関係

一方、負荷電流 Io の変化に対する出力電圧 Vo の応答特性を図 5.1.5 に示 す。定常出力電圧リプルは、両者ともに 3mVpp 程度であり、出力電流変化⊿ Io=0.25A に対するオーバー／アンダー・シュートは 25mV と、出力電圧の 0.5% 程度である。

図 5.1.5 出力電圧の負荷応答特性 5.2 半波型 SIDO 共振電源 共振型電源は、従来電源に共振用の Lr と Cr を追加することにより実現さ れる。これらの LrCr は集積化が困難であり、多重電源システムでは小型化に 課題であった。そこで、これまで提案してきた単インダクタ２出力 SIDO 電源 の適用を検討した。図 5.2.1 に降圧型 SIDO 電源の構成を示す。同図において、 パワーステージ部は図 5.1.１と同様であり、その出力端に２個のサブ電源 V1， V2 を接続している。サブ電源の切換え制御方式は、これまで提案している Exclusive 方式 1) _{であり、出力誤差電圧の大きさを比較して、次の周期に制} 御すべきサブ電源を選定する。図 5.1.1１と同様に、Vr と Vd を比較すること により SAW 発生器をリセット／スタートさせ、PWM 信号を"H"に反転させる。 この PWM 信号の立上り端で、選択信号 SEL を設定する。 time/mSecs 200uSecs/div 3.6 3.8 4 4.2 4.4 4.6 4.8 5 5.2 5.4 V 4.97 4.98 4.99 5 5.01 5.02 5.03 10A クランプ無：Tfo, クラン With Clam

図 5.2.1 降圧型電圧共振 SIDO 電源の構成 図 5.2.2 に、半波型 SIDO 共振電源のシミュレーション波形を、図 5.2.3 に 過渡応答特性を示す。図 10 において、出力電圧は 6.0V, 5.0V とし、出力電 流は定常時に I1=0.50A、I2=0.25A と２倍に設定した。この結果、SEL 信号の デューティ比は 2:1 となり、電流比にほぼ比例することが分かる。一方、図 5.2.3 の出力電圧では、過渡応答特性でもオーバー／アンダー・シュートとも に 5mV 以下と小さい。 図 5.2.2 半波型 SIDO 電源のシミュレーション結果 Withou t 13mV 12mV S AW S W1 S W2 Vi O P Amp. 2 ⊿V1 ⊿V2 S E L COMP1 COMP2 V r V d COMP3 V 2.5 3 3.5 4 4.5 5 time/mSecs 5uSecs/div 4.435 4.44 4.445 4.45 4.455 4.46 4.465 4.47 IL / m A Y2 550 600 650 700 750 800 850 V r / V Y1 -0 10 20 30 40 50 O P A m p . 1 Power Stage S EL V 1= 5 V S E L

40 図 5.2.3 半波型 SIDO 電源の過渡応答特性 ソフトスイッチング電源は効率改善に効果的であるが、電圧共振型電源では 高電圧となり、スイッチング素子の高耐圧化が必要となる欠点があった。この 共振電圧をツェナーによるクランプ回路で 50V 程度に抑えることができた。応 答特性にも問題なく、負荷電流変化 0.25A に対して、シュート電圧は 15mV 以 下と小さいことを確認した。更に共振 LC を削減すべく、SIDO 電源の動作・性 能を確認した。

6．結言

本論文は降圧スイッチング電源の基礎知識を説明した。そして提案した出力 電圧可変型降圧電源動作原理を説明し、従来モータ駆動システムを比べて、出 力電圧可変型降圧電源、DC280V からの降圧形電源具体的に説明した。そして、 重点としてモータ駆動システムの効率を改善するため方式を提案した。新方式 ダイレクト制御出力電圧可変型 AC-DC 電源を設計し、シミュレーション結果よ り分析し、実装して提案を実現する。最後に電圧共振方式の SIDO 電源化を検 討して、これから、モータ駆動用電源を他の制御方式を用いた回路にも試す。 そしてモータ駆動を含めて、１％の効率改善。効率９０％以上の降圧形スイッ チング電源の開発を努力する。 V o 1 / V 4.97 4.98 4.99 5 5.01 5.02 5.03 V O 2 / V 4 4.01 4.02 4.03 V r V o 1 / V 4.97 4.98 4.99 5 5.01 5.02 5.03 time/mSecs 1mSecs/div 5 6 7 8 9 V O 2 / V 3.97 3.98 3.99 4 4.01 4.02 4.03 I L V 2 = 4 V [ ms] 5 m V

謝辞

本研究を進めるに当たり、御指導・御鞭撻を頂きました小山工業高等専門学 校 小堀康功教授、群馬大学大学院理工学府 小林春夫教授に心より謝意を表 します。 また、研究室でお世話になった石川信宣技術補佐員に感謝いたします。留学 生活をサポートしていただいた学生支援課の方と研究室の先輩たち及び小林 研究室、高井研究室の皆様に感謝いたします。

参考文献

[1] 荒船拓也・小堀康功・須永祥希・王太峰・築地伸和・高井伸和・小林春夫 「通信機器用スイッチング電源に用いるノッチ特性を有するスペクトラム 拡散技術」 平成 28 年度 電気学会 産業応用部門大会 (JIASC2016), 1-60, 群馬大学 荒牧キャンパス(2016 年 8 月 31 日) [2] 深谷太詞, 小堀康功, 荒船拓也, 築地伸和, 小林春夫 「スイッチング電源におけるノッチ特性を有するスペクトラム拡散」 電気学会 電子回路研究会 ECT-16-068, 富山 (2016 年 10 月 6 日) [3] 小堀康功, 落合伸弥, 金谷浩太郎, 高井伸和, 築地伸和, 小林春夫, 「擬似アナログノイズを用いたスペクトラム拡散よるスイッチング電源の EMI 低減化」（2012 年 9 月） [4] 荒船 拓也, 築地伸和, 浅見幸司, 小堀 康功, 小林 春夫「パルスコーデ ィング制御スイッチング電源における 周波数可変のノッチ特性を有するス ペクトラム拡散」 電子情報通信学会 環境電磁工学研究会(EMCJ) 、機械振 興会館 (2016 年 11 月 25 日）

[5] Yasunori Kobori, Taifeng Wang, Nobukazu Tsukiji, Nobukazu Takai, Haruo Kobayashi, “EMI Reduction by Analog Noise Spread Spectrum In New Ripple Controlled Converter”, IEEE 11th International Conference on ASIC, Chengdu, China (Nov. 3-6, 2015). [6] 内藤直也、小堀康功, 築地伸和、小林春夫 「DC-DC スイッチング電源に おけるソフトスイッチング及び低コスト技術の研究」電子情報通信学会 回 路とシステム研究会、北海道大学 （2014 年 7 月 9 日ー11 日） [7] 小堀康功, 深谷太詞, 築地伸和, 須永祥希, 荒船拓也, 高井伸和, 小林 春夫「クランプ付単インダクタ２出力方式半波電圧共振型ソフトスイッチン グ電源」電気学会 電子回路研究会 ECT-16-069, 富山 (2016 年 10 月 6 日)

研究業績

[1] 小堀康功・深谷太詞・須永祥希・王太峰・荒船拓也・築地伸和・高井伸和・ 小林春夫「ソフトスイッチング方式における単インダクタ２出力電源」 平 成 28 年度 電気学会 産業応用部門大会 (JIASC2016), 1-31, 群馬大学 荒牧 キャンパス(2016 年 8 月 30 日) [2] 戸塚拓也, 安部文隆, Khatami Ramin, 新井薫子, 轟俊一郎, 香積正基, 王太峰, 青木均, 小林春夫「BSIM4 による 90nmn-channel MOSFET の Hot Electron の务化特性モデル化に関する研究」 電気学会 東京支部 栃木・ 群馬支所 合同研究発表会 2014 年 3 月 3 日（月）, 3 月４日（火） 群馬大 学理工学部（桐生キャンパス） [3] 荒船拓也・小堀康功・須永祥希・王太峰・築地伸和・高井伸和・小林春夫 「通信機器用スイッチング電源に用いるノッチ特性を有するスペクトラム拡 散技術」 平成 28 年度 電気学会 産業応用部門大会 (JIASC2016), 1-60, 群馬 大学 荒牧キャンパス(2016 年 8 月 31 日) [4] 戸塚拓也、 青木均、 安部文隆、 Khatami Ramin、 新井薫子、 轟俊一郎、 香積正基、 王太峰、 小林春夫 「BSIM4 による 90nm n-channel MOSFET の Hot Electron の务化特性モデル化に関する研究」電気学会 電子回路研究会 島 根 （２０１４年７月３日、４日）

[5] Yukiko Arai, Hitoshi Aoki, Fumitaka Abe, Shunichiro Todoroki, Ramin Khatami, Masaki Kazumi, Takuya Totsuka, Taifeng Wang, Haruo Kobayashi, “Gate Voltage Dependent 1/f Noise Variance Model Based on Physical Noise Generation Mechanisms in n-Channel Metal-Oxide-Semiconductor Field-Effect Transistors”, Japanese Journal of Applied Physics,vol. 54, 04DC10 1-4 (Feb. 2015).

[6] Yasunori Kobori, Taifeng Wang, Nobukazu Tsukiji, Nobukazu Takai, Haruo Kobayashi, “EMI Reduction by Analog Noise Spread Spectrum In New Ripple Controlled Converter,” IEEE 11th International Conference on ASIC, Chengdu, China (Nov. 3-6, 2015).

[7] Yukiko Arai, Hitoshi Aoki, Fumitaka Abe, Shunichiro Todoroki, Ramin Khatami, Masaki Kazumi, Takuya Totsuka, Taifeng Wang, Haruo Kobayashi, “Gate Voltage Dependent 1/f Noise Variance Model in n-Channel MOSFETs,” International Conference on Solid State Devices and Materials (SSDM2014) , Poster Session, Tsukuba (Sept. 8-11, 2014)

[8] Reliability Modeling on 90 nm n-channel MOSFETs with BSIM4 Dedicated to HCI Mechanisms Takuya Totsuka, Hitoshi Aoki, Fumitaka Abe, Khatami Ramin, Yukiko Arai,Shunichiro Todoroki, Masaki Kazumi, Wang Taifeng and Haruo Kobayashi

[9] Research on Gate Voltage Dependent 1/f Noise Variance Modeling for n-Channel MOSFETs, Yukiko Arai, Hitoshi Aoki, Fumitaka Abe, Shunichiro Todoroki, Ramin Khatami, Masaki Kazumi, Takuya Totsuka, Taifeng Wang and Haruo Kobayashi