電子回路シミュレーション事例集（1）

電子回路シミュレーション事例集（1）

（回路シミュレーターSIMetrix/SIMPLIS による）

2012-8

CDTLab iwasawa

CDTLab

(Circuit Design Technology Laboratory) http://www.cdtlab.jp

Ⓒ2012 Cdtlab 目次 1.はじめに 2.回路シミュレータについて 3.MyDBMS-Simu1 について 4.シミュレーション回路事例集(1) 1-1 CR 回路（コンデンサの電荷の放電） 1-2 RC 回路のステップ応答 1-3 LR 回路のステップ応答 1-4 交流(正弦波)の波形 1-5 コンデンサに流れる電流の位相 1-6 コイルに流れる電流の位相 1-7 RC 回路の伝達特性 1-8 一次伝達関数の特性 1-9 LRC 回路のステップ応答 1-10 LRC 直列共振回路 1-11 LRC 直列共振回路のインピーダンス特性 1-12 LRC 並列共振回路のインピーダンス特性 1-13 LRC 回路の伝達特性 1-14 二次伝達関数の周波数特性 2-1 シリコン・ダイオードの温度特性 2-2 ツェナー・ダイオードの特性 3-1 npn トランジスタのコレクタ電圧-電流特性 3-2 npn トランジスタの直流増幅率 3-3 npn トランジスタのベース電圧－ベース電流特性 3-4 npn トランジスタのベース電流－コレクタ電流特性 3-5 npn トランジスタのベース電圧－コレクタ電流特性 3-6 npn トランジスタのエミッタ接地直流動作 3-7 npn トランジスタのエミッタ接地交流増幅動作 3-8 npn トランジスタのコレクタ電圧-電流特性 3-9 npn トランジスタのエミッタ接地交流増幅動作と動作点 3-10 npn トランジスタのベース接地交流増幅動作 3-11 npn トランジスタのコレクタ接地交流増幅動作 3-12 npn トランジスタのエミッタ接地の固定バイアス 3-13 npn トランジスタのエミッタ接地の自己バイアス 3-14 npn トランジスタのエミッタ接地の電流帰還バイアス

Ⓒ2012 Cdtlab 3-15 npn トランジスタのエミッタ接地（電流帰還バイアス）の交流増幅特性 3-16 npn トランジスタのエミッタ接地の入力カップリング・コンデンサによる低域周波 数特性 3-17 npn トランジスタのエミッタ接地のエミッタ・デカップリング・コンデンサによる低 域周波数特性 3-18 npn トランジスタのエミッタ接地のカップリング・コンデンサによる低域周波数特 性 3-19 npn トランジスタのエミッタ接地の周波数特性 3-20 npn トランジスタのエミッタ接地の入力インピーダンス特性 3-21 npn トランジスタのエミッタ接地の出力インピーダンス特性 3-22 npn トランジスタのエミッタ接地の電流帰還による利得の変化 3-23 npn トランジスタのエミッタ接地の電流帰還による入力ンピーダンスの変化 3-24 npn トランジスタのコレクタ接地交流増幅動作 3-25 npn トランジスタのコレクタ接地の周波数特性 3-26 npn トランジスタのコレクタ接地の入力インピーダンス特性 3-27 npn トランジスタのコレクタ接地の出力インピーダンス特性 3-28 ミラー効果 4-1 ｎ形ＪＦＥＴのドレイン電圧-ドレイン電流特性 4-2 ｎ形ＪＦＥＴのゲート電圧-ドレイン電流特性 4-3 ｎ形 MOS-FＥＴのドレイン電圧-ドレイン電流特性 4-4 ｎ形 MOS-ＦＥＴのゲート電圧-ドレイン電流特性 4-5 JFET(2SK30A-Y)のゲート電圧-ドレイン電流特性 4-6 JFETT(2SK30A-Y)ソース接地交流増幅回路 4-7 JFETT(4-7 2SK30A-Y)ソース接地増幅回路の周波数特性 4-8 JFETT(2SK30A-Y)のソース接地増幅回路の入力インピーダンス特性 4-9 JFETT(2SK30A-Y)のソース接地増幅回路の出力インピーダンス特性 4-10 JFETT(2SK30A-Y)のドレイン接地交流増幅回路 4-11 JFETT(2SK30A-Y)のドレイン接地増幅回路の入力インピーダンス特性 4-12 JFETT(2SK30A-Y)のドレイン接地増幅回路の出力インピーダンス特性 4-13 JFETT(2SK30A-Y)のドレイン接地増幅回路の周波数特性 5-1 トランジスタ(2SC1815GR)のカスコード接続 5-2 トランジスタ(2SC1815GR)差動増幅回路 5-3 JFET(2SK30A-Y)の差動増幅回路 1 5-4 JFET(2SK30A-Y)の差動増幅回路 2 5-5 カレント・ミラー回路 1

Ⓒ2012 Cdtlab 5-6 カレント・ミラー回路 2(ウイルソン型） 5-7 カレント・ミラー回路の応用 1(JFET 差動増幅回路の定電流） 5-8 カレント・ミラー回路の応用 2（JFET 差動増幅回路のアクティブ負荷） 6-1 オペアンプによる非反転増幅回路 6-2 オペアンプによる反転増幅回路 6-3 オペアンプによる加算増幅回路 6-4 オペアンプによる減算増幅回路 6-5 オペアンプによる積分回路 1（方形波応答） 6-6 オペアンプによる積分回路 2（ボーデ線図） 6-7 オペアンプによる微分回路 1(方形波応答) 6-8 オペアンプによる微分回路 2（ボーデ線図） 6-9 オペアンプ TL072 の出力オフセット電圧 6-10 オペアンプ RC4558 の出力オフセット電圧 6-11 オペアンプ RC4558 の出力オフセット電圧の改善 6-12 オペアンプのオープン・ループ・ゲインの周波数特性 6-13 オペアンプ TL072 の負帰還周波数特性 6-14 オペアンプによるボルテージ・フォロワの周波数特性 6-15 オペアンプによる AC 反転増幅回路 6-16 オペアンプによる AC 非反転増幅回路 6-17 オペアンプとダイオードによる理想ダイオード回路 1 6-18 オペアンプとダイオードによる理想ダイオード回路 2 6-19 オペアンプとダイオードによる理想ダイオード回路 3 6-20 オペアンプによる理想ダイオード回路の半整流動作 6-21 オペアンプによる理想ダイオード回路の全波整流動作 6-22 オペアンプとダイオードによる片側リミット回路 6-23 オペアンプとダイオードによる両側リミット回路 6-24 オペアンプによる可変リミット回路 6-25 オペアンプによる正入力対数回路 6-26 オペアンプによる一次 LPF 回路 6-27 オペアンプによる一次 LPF 回路の位相特性 6-28 オペアンプによる一次 HPF 回路 6-29 オペアンプによる一次 HPF 回路の位相特性 6-30 オペアンプによる一次 LPF 回路の縦続接続 6-31 オペアンプによる一次 LPF の 2 段縦続接続と二次 LPF 6-32 オペアンプによる一次 LPF の 3 段縦続接続と三次 LPF

Ⓒ2012 Cdtlab 6-33 オペアンプによる 1 次～5 次ﾊﾞﾀｰﾜｰｽ型 LPF の特性 6-34 オペアンプによる 1 次～5 次ﾊﾞﾀｰﾜｰｽ型 HPF の特性 6-35 オペアンプによる方形波発振回路 6-36 オペアンプによるウイーンブリッジ正弦波発振 6-39 ウイーンブリッジ正弦波発振回路用 BPF の特性 7-1 トランジスタの Ib-Ic 特性 7-2 トランジスタのスイッチング動作 7-3 トランジスタのスイッチング動作の高速化 7-4 MOS-FET の Vg-Id 特性 7-5 MOS-FET のスイッチング動作 1 7-6 MOS-FET の高速スイッチング動作 7-7 リレー駆動回路 7-8 MOS-FET による H ブリッジ回路 8-1 トランジスタによる B 級 SEPP 回路 8-2 トランジスタによる AB 級 SEPP 回路 8-3 トランジスタによる A 級 SEPP 回路 8-4 C 級増幅回路と C 級バイアスの確認 8-5 D 級電力増幅回路の動作 9-1 オペアンプの負帰還回路 9-2 負帰還の効果（入力インピーダンス） 9-3 負帰還の効果（出力インピーダンス） 9-4 3 次時定数を持つ負帰還回路 9-5 負帰還回路のナイキスト線図 9-6 負帰還回路のボーデ線図 9-7 トランジスタのエミッタ接地回路における電流帰還の効果 1 9-8 トランジスタのエミッタ接地回路における電流帰還の効果 2 9-9 トランジスタのエミッタ接地回路における電流帰還の効果 3 9-10 トランジスタ 2 段 AC 負帰還回路 1 9-11 トランジスタ 2 段 AC 負帰還回路 2 9-12 オペアンプ非反転増幅回路 9-13 オペアンプ反転増幅回路 9-14 負帰還回路(位相進み補償）のボーデ線図 6-15 負帰還回路の方形波応答 1 6-16 負帰還回路の方形波応答 2

Ⓒ2012 Cdtlab 9-17 オペアンプを使用したシリーズ型定電圧回路 10-1 ノイズ除去フィルタとは 10-2 ノイズ除去フィルタの周波数特性 10-3 RC によるノイズ除去フィルタ 10-4 RC フィルタのボーデ線図 10-5 RC3 次フィルタ特性 10-6 RC フィルタ回路の矩形波応答 10-7 一次ローパス・フィルタの伝達関数の周波数特性 10-8 一次ハイパス・フィルタの伝達関数の周波数特性 10-9 二次ローパス・フィルタの伝達関数の周波数特性 10-10 二次ハイパス・フィルタの伝達関数の周波数特性 10-11 二次バンドパス・フィルタの伝達関数の周波数特性 10-12 二次バンド・エリミネート・フィルタの伝達関数の周波数特性 10-13 RC による LPF 回路の周波数特性 10-14 RC による HPF 回路の周波数特性 10-15 RC による二次 HPF 回路の周波数特性 10-16 RLC による二次 LPF 回路 10-17 RLC による二次 HPF 回路 10-18 RLC による BPF 回路(1) 10-19 RLC による BPF 回路(2) 10-20 LC による BEF 路(1) 10-21 RLC による BEF 回路(2) 10-22 一次アクティブ・フィルタ LPF 回路 10-23 一次アクティブ・フィルタ HPF 回路 10-24 二次アクティブ・フィルタ LPF 10-25 二次アクティブ・フィルタ HPF 10-26 二次アクティブ・フィルタ LPF(2) 10-27 二次アクティブ・フィルタ HPF(2) 10-28 ５次バタワース LPF 10-29 ５次チェビシュエフ LPF（リプル 0.1dB） 10-30 LC による３次バタワースＬＰＦ 10-31 LC による 3 次ベッセル LPF 10-32 LC による３次チェビシェフＬＰＦ 10-33 LC による３次バタワースＨＰＦ 11-1 RC 位相発振回路

Ⓒ2012 Cdtlab 11-2 位相発振回路の位相シフト 11-3 ウィーンブリッジ発振回路（1） 11-4 ウィーンブリッジ発振回路（2） 11-5 トランジスタによるマルチバイブレータ(1) 11-6 インバーターIC によるマルチバイブレータ(2) 11-7 オペアンプによるマルチバイブレータ(3) 11-8 LC コルピッツ発振回路 11-9 LC クラップ発振回路 11-10 LC クラップ発振回路 C3 可変 11-11 3.5MHz 水晶等価回路 11-12 3.5MHz 水晶クラップ発振回路 11-13 10MHz 水晶ピアス CB 発振回路 1 11-14 10MHz 水晶ピアス CB 発振回路 2 11-15 水晶オーバートーン等価回路 11-16 3.5MHz 基本波コルピッツ水晶発振回路 11-17 3 倍オーバートーン水晶発振回路 11-18 5 倍オーバートーン水晶発振回路 11-19 EXOR による位相比較器 1 11-20 PLL 用 ICHC4046 の位相比較器 2 11-21 PLL 用ループ・フィルタ 1 11-22 アクティブ PLL 用ループ・フィルタ 2 11-23 分周器 11-24 PLL のフェイズ・ループ解析 11-26 PLL IC 4046 のシミュレーション 12-1 ダイオードによる半波整流 1 12-2 ブリッジダイオードによる全波整流 1 12-3 トランスとダイオードによる半波整流 2 12-4 トランスとダイオードによる両波整流 12-5 トランスとダイオードによるブリッジ整流 12-6 4.7V ツｴナー電圧-電流特性 12-7 ツェナー・ダイオードの温度特性 12-8 ツｴナー電圧特性（負荷の影響） 12-9 ノイズの抑圧効果 12-10 簡易安定化電源(負帰還無） 12-11 簡易安定化電源(負帰還無）のノイズ・フィルタ効果

Ⓒ2012 Cdtlab 12-12 直列制御安定化回路(負帰還型） 12-13 直列制御安定化回路ボーデ線図 12-14 オペアンプによる直列制御安定化回路 12-15 定電圧回路のボード線図による位相余裕判定 2-16 低飽和型直列制御安定化路 2-17 JFET による定電流特性 2-18 トランジスタの電流特性 2-19 トランジスタによる定電流特性 1 2-20 トランジスタの電流特性 2 2-21 カレント・ミラー電流特性 2-22 負帰還型定電流回路 12-23 降圧型 DC-DC コンバータの動作 1 2-24 降圧型 DC-DC コンバータの動作 2 12-25 降圧型 DC-DC コンバータの動作 3 12-26 降圧型 DC-DC コンバータのボーデ線図 12-27 昇圧型 DC-DC コンバータの動作原理(1) 12-28 昇圧型 DC-DC コンバータの動作原理（2） 12-29 昇圧型 DC-DC コンバータ 12-30 昇圧型 DC-DC コンバータのボーデ線図 12-31 同期整流降圧型 DC-DC コンバータの原理 12-32 フォワード型 DC-DC コンバータの動作 12-33 フライバック型 DC-DC コンバータの動作 13-1 CMOS インバータ回路 13-2 CMOS ＮＡＮＤ回路 13-3 CMOS NOR 回路 13-4 CMOS アナログ・スイッチ回路 13-5 ＮＯＲ型ＲＳフリップフロップ回路 13-6 Ｄ型フリップフロップ回路 13-7 ＪＫ型フリップフロップ回路 13-8 D 型 FF による 4 進カウンタ 13-9 JK 型 FF による４進カウンタ 13-10 JK 型 FF による 10 進カウンタ 13-11 JK 型 FF による同期式 10 進カウンタ 13-12 シフトレジスタ 13-13 8 ビット A-D 変換回路

Ⓒ2012 Cdtlab 13-14 １ビットΔΣ型 A-D 変換回路 13-15 １ビットΔΣ型 A-D 変調器 13-16 4 ビット電圧加算モード型 DAC 13-17 PWM 信号変換の原理 13-18 PWM 信号変換回路 13-19 自励型 PWM 回路

Ⓒ2012 Cdtlab 1. はじめに 電子回路設計習得の秘訣とは ① 正確な基礎知識を習得する 一言で電子回路設計といっても、非常に範囲が広く簡単に習得できるものではありま せん。 ジグソー・パズルのように、技術知識・ノウハウのピースを 一つずつ習得し、埋めてゆかなくてはなりません。そして、あ る程度ピースが埋まってくると、ある日突然全体が理解できる ようになります。いままで個別に集めてきた個々のピースの有 機的な繋がりが見え、個々のピースの意味がわかるようになっ てくるのです。 しかし、どこから手を付けたらいいのか、お悩みの方も多いことと思います。 過去に電子回路を学んだことがあるが、完全に理解できなかった、もっと確実にした いなど、電子回路設計基礎の復習をお考えの方、CDTLab ホームページの「電子回路設 計の基礎講座の概要」をご覧ください。 ② 知識を身に付いた技術力に高めるには、まずは知識を活用してみる ・具体的な回路を設計し応用してみる テキストで学んだ知識も、実際に具体的な回路の上で活用できなければ意味がありま せん。そして、実際に回路を設計してみて初めて理解でき、理解できていないところが わかってきます。 ・実際に設計した回路を基板で組み立て、実験する そして設計した回路を実際の部品を組み立て動作させて、初めて設計が正しかったか どうかがわかります。 このようにして、回路設計技術・ノウハウのピースを増やし埋めてゆくのです。 ③ 効率的なツールを活用する ・回路シミュレータの活用 現在では実際に、基板を製作する前にコンピュータ上で確認する便利なツールがあり ます。それが回路シミュレータというものです。 回路シミュレータにもいろいろありますが、当書籍で使用しているのは SIMetrix-SIMPLIS というアナログ回路からスイッチング回路まで両方シミュレーシ ョン可能なもので、無料で使用できる評価版を使用しています。 SIMetrix-SIMPLIS については、次項「2.回路シミュレータについて」を参照くださ い。

Ⓒ2012 Cdtlab ④ 先人の設計事例・技術ノウハウを真似てみる（簡単シミュレーション） 回路シミュレータの操作方法などに習熟していなくても、先人のシミュレーション・ ファイルを読み込み、開き、そしてシミュレーションを実行するだけで、シミュレーシ ョン結果を得ることができます。 図(a)はシミュレーション・ファイルを開き、図のように[Run]するだけで図(b)のシミ ュレーション結果がすぐ得られます。まずは、回路の動作のイメージで掴むことが重要 です。 次にそれを手本として、回路定数やシミュレーション条件を変えてシミュレーション してみることで、回路の動作を深く理解することができます。 回路シミュレータを十分使いこなすには、その操作に慣れる必要もあり、シミュレ ーション設定を間違えると正しいシミュレーション結果が得られません。そして回路シ ミュレータを使い始めて最初にぶつかる問題がこの設定の問題です。また、シミュレー タを使いこなすには十分な回路知識を持っていないと、何をシミュレーションしている のか分からなくなってしまいます。 そこで、CDTLab では当書籍で使用しているシミュレーション・ファイルや「回路 設計ノウハウ・ノート」で紹介しているシミュレーション・ファイルをホームページ からダウンロードでき、初心者でも簡単にシミュレーションを体感できるようにして います。これらを活用して「先ずは真似てみる」、そして効率よく回路設計のノウハウ を習得してください。 ⑤ 失敗を糧にする 失敗を恐れず、経験を積み重ねることが技術力を向上させるカギです。また回路シミ ュレーションでは、間違っていても部品を壊したり、危険なことはありません。いくら でも、繰り返し回路を試験できます。 図(a) 図(b)

Ⓒ2012 Cdtlab 一発で回路が期待通りに動作するより、失敗を克服した経験からの方が学ぶことが多 いものです。 また、実際に回路基板を設計し、組み立てるとシミュレーションでは起きなかったよ うな問題が生じることが有ります。そして悩み、原因を突き止め、問題を解決すること で、確かな回路設計ノウハウが身に付きます。 当書で紹介している回路設計ノウハウも、これらの失敗の経験から生まれているも のです。同じような問題に直面したら、これらを参考にして回路設計ノウハウを向上し ていってください。これにより、回路設計ノウハウのピースを短期間に最短で集めてゆ くことができると信じています。

Ⓒ2012 Cdtlab 2.回路シミュレータについて この「電子回路設計技術習得の 105 の秘訣」の中で使用しているシミュレーション事例 は、回路シミュレータ

SIMetrix/SIMPLIS

によるシミュレーション回路の事例を収録し ています。 また、このシミュレーション・ソフトは、アナログ回路（線形回路）に適したSpice 系の シミュレーション(SIMetrix)とスイッチング回路（非線形回路）に適したシミュレーション （SIMPLIS)の両方を含むものです。 このシミュレーション・ソフトの評価版は、誰でも無償でメーカーサイトからダウンロ ードして使用できます。基礎講座で使用しているシミュレーション・ファイルは、この無 償の評価版でシミュレーション可能な範囲です。 ◆SIMetrix-SIMPLISの特徴 ・SIMetrixはspice 系シミュレータで、回路図入力、出力波形ビュワーなどの基本インタ フェースをもちろん、プロービング機能、AC/DC 解析、ノイズ解析、モンテカルロ解析、 伝達関数解析が可能な使いやすいソフトウエアです。 ・SIMPLISは、スイッチング電源回路などの非線形のシミュレーションのために開発され

たもので、Spice 系シミュレーション(SIMetrix や他の Spice 系シミュレーション・ソフト)

と比較して収束時間が速いという特徴があります。 ・ またSIMPLISは、スイッチング素子を含む負帰還回路の安定度を判断するボーデ線図 をシミュレーションすることができます。（Spice 系シミュレーション・ソフトではできな い。） ・SIMetrixとSIMPLISの回路図入力の部分は同じ操作で可能であり、線形回路のデバイ スモデルと非線形のスイッチング回路用のデバイスモデルの多くは共通に使用できます。 また、SIMetrixとSIMPLISの切り替えも、メニューで選択するだけで切り替わります。 詳しくは、「SIMetrix-SIMPLIS の導入」を参照ください。

Ⓒ2012 Cdtlab 3.MyDBMS-Simu1 について MyDBMS とは、次のような特徴を有する「技術情報管理システム」です。 1.使い慣れた MS EXCEL で, 簡単に情報データベースを 構築 2.データの保存とデータ・フォルダの構築が簡単 3.目的のファイルを簡単に探し出し、開くことが出来る。 4.多量・種類も異なるファイルを一括管理できる。 5.無料のプログラム開発ツール（VBA)できている このMyDBMS に、「電子回路設計基礎講座」で使用しているシミュレーション・ファイ ルを予め登録・保存したものがMyDBMS-Simu で、次のような特徴があります。 （1）MyDBMS-Simu1 では、シミュレーション・ファイルのオープンが簡単 ◆「電子回路設計基礎講座」では、テキストで解説しているシミュレーション事例のファ イルは、MyDBMS-Simu1 という[ファイル管理ツール]と共に提供されます。 ◆MyDBMS-Simu1 に登録されたファイルは、Windows に関連付けられた、アプリケーシ ョンを自動で起動し、ファイルを開くことができます。 （2）MyDBMS-Simu1 によるシミュレーション・データベースの充実 ◆MyDBMS-Simu1 から開いたシミュレーション・ファイルを回路変更、シミュレーショ ン・パラメートの変更したファイルは、ファイル名を変更して保存することができます。 ◆変更箇所、変更理由、関連資料、キーワードなどのコメントや技術情報も一緒に登録す ることにより、ノウハウ情報を保存・蓄積することができます。 ①文字列/キーワード/ファイル名で検索 簡単に「文字列」や「ファイル名」による検索で、 目的のファイルを抽出できます。 ②ワンクリックでシミュレーシ ョン・ファイルを開く Windows に関連付けられた アプリケーションであれば、ア プリケーションを起動し、ファ イルを開くことができます。

Ⓒ2012 Cdtlab （3） MyDBMS-Simu1 によるシミュレーション・ファイルと技術情報の一括管理 回路設計の中では、シミュレーションの他に、参考文献・回路図（ＣＡＤﾌｧｲﾙ）・部品デ ータシート・関連技術資料などいろいろな資料を参照しながら設計を行います。 MyDBMS-Simu1 では、関連資料を一括で管理し、簡単に目的のファイルを開くことがで きます。 詳しくは、[MyDBMS-Simu の使い方]等を参照ください。

Ⓒ2012 Cdtlab 4.シミュレーション回路事例集（1） 電子回路（1）-1 1-1 CR 回路（コンデンサの電荷の放電） 下図(a)は、コンデンサ C1（初期電荷 1 クーロン）の放電電圧をシミュレーションしたも ので、図(b)のように電荷の減少に基づいてコンデンサ C1 の電圧が減少している。 1-2 RC 回路のステップ応答 下図(a)は直流電圧 V1(1V)を RC 回路に加えた時の(初期値 0V から 1V のステップ電圧を 加えた時)、コンデンサ C1 の電圧をシミュレーションしたものである。図(b)のようにコン デンサC1 の充電に従い電圧が上昇している。 1-3 LR 回路のステップ応答 図(a)は、電圧 V1(1V)を LR 回路に加えた時の(初期値 0V から 1V のステップ電圧を加え た時)、抵抗 R1 の電圧をシミュレーションしたものです。 抵抗 R1=1Ωであり、図(b)の グラフはコイルに流れる電流でもあります。 図(a) file: CR_Volts.sxsch Probe1-NODE C1 1 IC=1 1 R1 図(b) Probe1-NODE 1 R1 1 V1 C1 1 IC=0 図(a) file:RC_Step.sxsch 図(b) Probe1-NODE 1 IC=0 L1 1 V1 1 R1 図(a) file: LR_Step.sxsch 図(b)

Ⓒ2012 Cdtlab 1-4 交流(正弦波)の波形 図(a)は最大値 1 で周期 1mSec、位相遅れ 45°の正弦波信号を交流信号源で発生したシ ミュレーションです。 1-5 コンデンサに流れる電流の位相 図(a)は交流信号源 V1 にコンデンサ C1 が接続されている時に、V1 の電圧波形と流れる 電流波形をシミュレーションしたものです。 図(b)のように電流は電圧より𝜋₂位相が進んでいることがわかる。 図(a) file: AC_Sine.sxsch V1-pos 1K R1 5 Sine(0 1 1k -125u 0) V1 図(b) 図(a) file: AC_C.sxsch _図(b)

Ⓒ2012 Cdtlab 1-6 コイルに流れる電流の位相 図(a)は、交流信号源 V1 にコイル L1 が接続されている時に、V1 の電圧波形と流れる電 流波形をシミュレーションしたものです。 図(b)のように電流は電圧よりπ/2 位相が遅れていることがわかる。 1-7 RC 回路の伝達特性 図(a)は RC 回路の伝達特性をシミュレーションしたもので、利得と位相の変化を表して いる。このように、利得と位相の周波数特性を一緒に表したものをボーデ線図とよび、交 流回路の解析では頻繁に使われる。 図(a)では、ボーデ・プローブを使用し、入力と出力の間の利得と位相をシミュレーショ ンしている。 1u IC=0 L1 V1-pos V1 IPROBE1 図(a) file: AC_L.sxsch _図(b) 図(a) file: RC_LPF(3).sxsch 図(b)

Ⓒ2012 Cdtlab 1-8 一次伝達関数の特性 図(a)は、前項 1-7 のような一次伝達関数_{1+ｓ∗1𝑢∗1𝐾}1 をラプラス・モデルを使用してシミ ュレーションしたものです。 1-9 LRC 回路のステップ応答 図(a)は LRC 回路のステップ応答のシミュレーションで、コイル L1=1[H],コンデンサ C1=1[F]のとき、抵抗 R1 が 1Ω、2Ω、3Ωの時のシミュレーション回路です。 =OUT/IN OUT IN LAP1 1/(1+s*1u*1k) 5 AC 1 0 Sine(0 1 1k 0 0) V1 図(a)

file: Primary transfer function.sxsch

図(b) C1 1 IC=0 Probe1-NODE 1 IC=0 L1 1 V1 2 R1 図(a) file: LRC_Step.sxsch 図(b)

Ⓒ2012 Cdtlab 1-10 LRC 直列共振回路 図(a)は、LRC 直列共振回路の電流をシミュレーションしたものです。図(b)のように共振 特性をしめしている。 1-11 LRC 直列共振回路のインピーダンス特性 図(a)は、直列共振回路のインピーダンス特性とシミュレーションしたもので、当然では あるが電流特性の逆のカーブを描いている。 また共振周波数では、インピーダンスは直 列の抵抗値となることがわかる。 1-12 LRC 並列共振回路のインピーダンス特性 図(a)は LRC の並列共振回路の特性をシミュレーションしたもので、抵抗 R1=50Ω、100 Ω、1KΩの場合の特性です。図(b)のように、並列共振の場合は抵抗 R1 が大きいほど選択 特性がよくなることがわかる。 C1 5u 5m IC=0 L1 100 R1 V1 図(a)

file: LRC_Series Resonance(2).sxsch

図(b) 5m IC=0 L1 C1 5u 100 R1 I1 I1-neg 図(a)

file: LRC_Parallel Resonance.sxsch

図(b) IPROBE1 C1 5u 5m IC=0 L1 1 R1 V1 図(a)

file: LRC_Series Resonance(1).sxsch

Ⓒ2012 Cdtlab 1-13 LRC 回路の伝達特性 図(a)は RLC 回路の伝達特性を、抵抗 R1 が 1Ω、100Ω、1KΩの場合でシミュレーシ ョンしたものです。 図(b)のように、抵抗 R1 が 1Ωの場合、1KHz でピークが表れている。 これは共振特性が強く表れていると考えると理解しやすい。 また周波数特性がなだらかに変化しているほど、位相の変化もなだらかであることがわ かる。 1-14 二次伝達関数の周波数特性 図(a)は二次伝達関数の伝達特性のシミュレーションで、伝達関数は R=1Ω、L＝5ｍH,C=5 μF の伝達特性です。 =OUT/IN OUT IN LAP1 1/(1+s*1*1u+s^2*5m*5u) 5 AC 1 0 Sine(0 1 1k 0 0) V1 図(a)

file: Secondary transfer function.sxsch

C1 5u 5m L1 100 R1 V1 =OUT/IN OUT IN 図(a) file: LRC_Transfer.sxsch 図(b) 図(b)

Ⓒ2012 Cdtlab 電子回路(1)-2 2-1 シリコン・ダイオードの温度特性 図(a)は、シリコンダイオードの温度を 0℃～50℃で電圧-電流特性をシミュレーションし たグラフです。 2-2 ツェナー・ダイオードの特性 図(a)は、図(a)の V1を0~15V 変化させたときの、ツェナー・ダイオード D1 の電圧と電 流特性です。4.7V 以上では一定電圧になっていることがわかる。 2-3 ツェナー・ダイオードの負荷電流 図(d)は、抵抗 R2 を 1KΩ～10KΩに変化させた場合である。図のように、負荷を小さく すると、定電圧の領域が少なくなってしまうことがわかる。

図(a) file:Zener diode-1.sxsch

D1-N D1-N BZX79-4V7 D1 5 V1 1K R1 図( b) 図(a)）

file: Zener diode-3.sxsch

1K R2 D1-N BZX79-4V7 D1 5 V1 1K R1 図( b) 図(a) file: Temp_diode.sxsch 図(b)

Ⓒ2012 Cdtlab 電子回路(1)-3 3-1 npn トランジスタのコレクタ電圧-電流特性 図(a)は、直流電圧 E1 を 0～10V まで変えた場合に、ベース電流を 1μA～100μA まで 5 段階で変化させたときのコレクタ電流-コレクタ電圧の特性例である。 3-2 npn トランジスタの直流増幅率 図(a)は、直流電圧 E1 を 5V に固定し、ベース電流を 0～100μA 変化させたときの、ベ ース電流-コレクタ電流特性です。 3-3 npn トランジスタのベース電圧－ベース電流特性 図(a)は、トランジスタのベース電圧とベース電流の関係であり、基本的には np 接合のダ イオードの特性と同じです。 図(a) file:npnTr-DC-3.sxsch 1 V2 5 V1 Q1 Q2N2222 IPROBE1 図( b) 図(a) file: npnTr-DC-1.sxsch 図( b) 図(a) file: npnTr-DC-2.sxsch 図( b)

Ⓒ2012 Cdtlab 電子回路(2)-1 3-4 npn トランジスタのベース電流－コレクタ電流特性 図 (a)は、トランジスタのベース電流とコレクタ電流の関係をシミュレーションして いるもので、直流増幅率を表している。 3-5 npn トランジスタのベース電圧－コレクタ電流特性 図(a)は、エミッタ接地の場合で、トランジスタのベース電圧 Vbe とベース電流𝐼𝐵及び コレクタ電流流Ic のシミュレーションです。 3-6 npn トランジスタのエミッタ接地直流動作 図(a)は、エミッタ接地の場合のベース電圧（ベース・バイアス電圧）とベース電流及び 図(a) file：B2-1-2(TR-Vbe-Ic).sxsch (2)IC (1)I_B 図(b) IPROBE1 0.75 V2 20 V1 100 R1 Q1 Q2N2222 IPROBE2 (3)V_CE (1)I_B 図(b) Q1-collector Q1 Q2N2222 100 R1 20 V1 0.75 V2 IPROBE1 図(a) file：B2-1-2(TR-Vbe-Vce).sxsch 20 V1 Q1 Q2N2222 1m I1 Q1-collector 図(a) file：B2-1-1(TR-Ib-Ic).sxsch 図( b)

Ⓒ2012 Cdtlab コレクタ電圧をシミュレーションしたものです。 3-7 npn トランジスタのエミッタ接地交流増幅動作 図(a)は、トランジスタのエミッタ接地増幅回路において、ベース・バイアス電圧の動作 を理解するシミュレーションです。図(b)のように、ベース・バイアスにより動作点が変わ り、最適動作点のためのベース電圧がわかります。 3-8 npn トランジスタのコレクタ電圧-電流特性 図(a)は、トランジスタの基本特性であるコレクタ電圧 Vce とコレクタ電流 Ic の特性を、 ベース電流を変えてシミュレーションする回路図です。 図(b) 図(a) file：B2-1-4(TR-Vce-Ic).sxsch Q1-collector Q1 Q2N2222 20 V1 1m I1 図(b) 図(a) file：B2-1-3(TR-(AC+Vbe).sxsch

Ⓒ2012 Cdtlab 3-9 npn トランジスタのエミッタ接地交流増幅動作と動作点 図(e)は、ベース・バイアス電流を 120μA、２40μA、480μA の場合のシミュレーショ ンです。図(b)のように、最適なベース・バイアス電流からずれると、出力信号が歪むこと がわかります。 3-10 npn トランジスタのベース接地交流増幅動作 図(a)は、トランジスタのベース接地増幅回路のシミュレーションです。図(b)のよう に、最適なベース・バイアス電圧からずれると、出力信号が歪むことがわかります。 3-11 npn トランジスタのコレクタ接地交流増幅動作 図(a)は、コレクタ接地の増幅回路のシミュレーションです。図(b)のように、出力信号は、 ベース電位に追従し、増幅度は1 であることがわかります。 図(b) 240u I1 Q1 Q2N2222 20 V1 200 R1 V2 Q1-collector C1 10u 図(a) file：B2-1-5(TR-ACInput) Q1-emitter Q1 Q2N2222 100 R1 V2 20 V1 10 V3 図(a) file：B2-1-7(TR-ACInput).sxsch _図(b) 図(a) file：B2-1-6(TR-(ACInput)).sxsch _図(b)

Ⓒ2012 Cdtlab 電子回路(2)-2 3-12 npn トランジスタのエミッタ接地の固定バイアス 図(a)は、トランジスタのエミッタ接地の固定バイアアス方式の増幅回路のコレクタ出力 波形のシミュレーション回路図です。図(a)には、シミュレーション時のベース電流及びコ レクタ電流の値が表示されています。 3-13 npn トランジスタのエミッタ接地の自己バイアス 図(a)は、トランジスタのエミッタ接地自己バイアス方式のコレクタ出力波形のシミュレ ーション回路図です。図(a)では、シミュレーショしたときの、ベース電流値が表示されて いる。 C1 10u Q1-collector V2 1k R1 15 V1 Q1 Q2N2222 180k R2 36.0903u 図(a)トランジスタの自己バイアス file：B2-1-9(TR-Self bias).sxsch 図(c) 8.06567m 37.5914u C1 10u Q1-collector V2 1k R1 15 V1 Q1 Q2N2222 380k R2

図(a) file：B2-1-8(TR-Fixed bias).sxsch

Ⓒ2012 Cdtlab 3-14 npn トランジスタのエミッタ接地の電流帰還バイアス 図(a)は、トランジスタのエミッタ接地電流帰還方式バイアスのシミュレーションです。 図では、シミュレーション実行したときの、ベース電位、エミッタ電位、コレクタ電流の 値が表示されている。 また図(a)のエミッタのコンデンサ C2 は、抵抗 Re による電流帰還により交流信号の増幅 度の低下を防ぐためのバイパス・コンデンサであり、C2＝1ｐF のときは、図(b)のように出 力が小さくなっているのが分かる。 3-15 npn トランジスタのエミッタ接地（電流帰還バイアス）の交流増幅特性 図(a)は、npn 形トランジスタ（2SC1815GR)によるエミッタ接地回路(電流帰還バイア ス)のシミュレーションです。 2.43k R2 1.07201 15 V1 C2 100u 140 R4 1k R1 V2 Q1-collector C1 10u Q1 Q2N2222 -7.62133m 1.69865 18.1k R3 図(a)

file：B2-1-10(TR- Current feedback bias).sxsch

図(b)

図(b) 図(a) file: Tr1815GR-Emitter_ g.sxsch

C2 10u 10k R5 7k R3 190k R1 Q1 QC1815GR 15 V1 24.8k R2 1K R4 AC 1 0 Sine(0 20m 1k 0 0) V2 C1 10u C3 100u V2-pos

Ⓒ2012 Cdtlab 3-16 npn トランジスタのエミッタ接地の入力カップリング・コンデンサによる低域周波 数特性 図(a)は、npn 形トランジスタ（2SC1815GR)によるエミッタ接地回路(電流帰還バイアス) で、入力のカップリングコンデンサC1 の周波数特性をシミュレーションする回路で、エミ ッタのバイパスコンデンサは1(F)と非常に大きくしている。 3-17 npn トランジスタのエミッタ接地のエミッタ・デカップリング・コンデンサによる低 域周波数特性 図(a)は、npn 形トランジスタ（2SC1815GR)によるエミッタ接地回路(電流帰還バイアス) で、エミッタのバイパス・コンデンサC2 の周波数特性をシミュレーションする回路で、入 力のカップリング・コンデンサC1 は 1(F)と非常に大きくしている。 3-18 npn トランジスタのエミッタ接地のカップリング・コンデンサによる低域周波数特 性 図(a)は、npn 形トランジスタ（2SC1815GR)によるエミッタ接地回路(電流帰還バイアス) で、コレクタ側のカップリング・コンデンサC3 の周波数特性をシミュレーションする回路 で、コンデンサC1 及びコンデンサ C2 は 1(F)と非常に大きくしている。 C2 1 C1 10u V2 1K R4 24.8k R2 Q1 QC1815GR 190k R1 7k R3 1k R6 dB 15 V1

図(a)file: Tr1815GR-Emitter_g(A) _図(b)

Ⓒ2012 Cdtlab 3-19 npn トランジスタのエミッタ接地の周波数特性 図(a)は、npn 形トランジスタ（2SC1815GR)によるエミッタ接地回路(電流帰還バイア ス)で、コンデンサ C1、C2 及び C3 の低域周波数帯への総合的な周波数特性をシミュレー ションしている。 3-20 npn トランジスタのエミッタ接地の入力インピーダンス特性 図(a)は、npn 形トランジスタ（2SC1815GR)によるエミッタ接地回路(電流帰還バイアス) で、入力インピーダンスをシミュレーションしたもので、通常のAC 解析を行った後、イン ピーダンス・プローブにより、入力インピーダンス（信号源V2 から回路を見た）をシミュ レーションしている。 C3 100u C1 10u V2 1K R4 24.8k R2 15 V1 Q1 QC1815GR 190k R1 7k R3 10k R5 C2 10u dB 1K R6

図(a) file: Tr1815GR-Emitter_g(D) _図(b)

C3 100u C1 10u V2 1K R4 24.8k R2 15 V1 Q1 QC1815GR 190k R1 7k R3 10k R5 C2 10u 図(a)file: Tr15GR-Emitter_Zin(1).sxsch 図(b)

図(a) file: Tr1815GR-Emitter_g(C)

C3 10u 15 V1 1K R6 7k R3 190k R1 Q1 QC1815GR 24.8k R2 1K R4 V2 C1 1 10k R5 dB C2 1 図(b)

Ⓒ2012 Cdtlab 3-21 npn トランジスタのエミッタ接地の出力インピーダンス特性 図(a)は、npn 形トランジスタ（2SC1815GR)によるエミッタ接地回路(電流帰還バイアス) で、出力インピーダンスをシミュレーションしたもので、通常のAC 解析を行った後、イン ピーダンス・プローブにより、出力インピーダンス（信号源V2 から回路を見た）をシミュ レーションしている。 3-22 npn トランジスタのエミッタ接地の電流帰還による利得の変化 図(a) npn 形トランジスタ（2SC1815GR)によるエミッタ接地回路(電流帰還バイアス)で、 電流帰還がある場合（C3=1pF）と電流帰還が無い場合(C3=100uF)の利得の変化をシミュ レーションしたものです。図(b)のように、電流帰還は約 32dB 帰還がかかっており、その 分、周波数特性が改善されていることがわかる。 3-23 npn トランジスタのエミッタ接地の電流帰還による入力ンピーダンスの変化 図(a)は、npn 形トランジスタ（2SC1815GR)によるエミッタ接地回路(電流帰還バイアス) で、電流帰還がある場合（C3=1pF）と電流帰還が無い場合(C3=100uF)で入力インピーダ ンスがどう変わるかをシミュレーションしたものです。 図(b)のように、電流帰還がある場合、入力インピーダンスが上昇していることがわかる。 図(b) dB C3 1p C1 10u V2 1K R4 24.8k R2 15 V1 Q1 QC1815GR 190k R1 7k R3 10k R5 C2 10u 図(a)file: Tr1815GR-Emitter_Gain.sxsch C2 10u 10k R5 7k R3 190k R1 Q1 QC1815GR 15 V1 24.8k R2 1K R4 V2 C1 10u C3 100u 図(a)file: Tr15GR-Emitter_Zout(1).sxsch 図(b)

Ⓒ2012 Cdtlab 3-24 npn トランジスタのコレクタ接地交流増幅動作 図(a)は、npn 形トランジスタ（2SC1815GR)によるコレクタ接地増幅回路のシミュレー ションです。図(b)のように、出力は、入力信号と同位相で、利得は 1 なのがわかります。 3-25 npn トランジスタのコレクタ接地の周波数特性 図(a)は、npn 形トランジスタ（2SC1815GR)によるコレクタ接地増幅回路で、図(a)の A 点とB 点の周波数特性をシミュレーションするものです。 C2 10u 10k R5 7k R3 190k R1 Q1 QC1815GR 15 V1 24.8k R2 1K R4 V2 C1 10u C3 1p

図(a) file: Tr1815GR-Emitter_Zin(2).sxsch _図(b)

図(a) file : Tr1815GR-Collector_g.sxsch

P r o b e2-N O D E C2 1u 7.5k R3 180k R1 15 V1 Q1 QC1815GR 245k R2 V2 C1 1u 100k R4 V2-pos 図(b) A B dB dB 100k R4 7.5k R3 180k R1 15 V1 Q1 QC1815GR 245k R2 V2 C1 1u C2 1u 1K R5

図(a) file: Tr1815GR-Collector_g(A).sxsch A

B

Ⓒ2012 Cdtlab 3-26 npn トランジスタのコレクタ接地の入力インピーダンス特性 図(a)npn 形トランジスタ（2SC1815GR)によるコレクタ接地回路(エミッタフォロワー) で、入力インピーダンスをシミュレーションしたもので、通常のAC 解析を行った後、イン ピーダンス・プローブにより、入力インピーダンス（信号源V2 から回路を見た）をシミュ レーションしている。 3-27 npn トランジスタのコレクタ接地の出力インピーダンス特性 図(a)は、npn 形トランジスタ（2SC1815GR)によるコレクタ接地回路(エミッタフォロワ ー)で、出力インピーダンスをシミュレーションしたもので、通常の AC 解析を行った後、 インピーダンス・プローブにより、出力インピーダンス（信号源V2 から回路を見た）をシ ミュレーションしている。 100k R4 7.5k R3 180k R1 15 V1 Q1 QC1815GR 245k R2 V2 C1 1u C2 1u

図(a) file: Tr1815GR-Collector_g(C).sxsch _図(b)

Ⓒ2012 Cdtlab 3-28 ミラー効果 図(a)は、増幅器（LAP1）の増幅度 AVにより、帰還回路にあるコンデンサ C1 のミラー 効果により周波数特性がどうなるかシミュレーションしたものです。 図(b)のように、増幅度が大きいほど、カットオフ周波数が下がることがわかります。 dB V1 LAP1 -100 C1 100p 1K R1

図(a) file: Mirror effect.sxsch

Av= −100

Av= −1000

Av= −10

Ⓒ2012 Cdtlab 4-1 ｎ形ＪＦＥＴのドレイン電圧-ドレイン電流特性 図(a)は、ｎ形 JFET でゲード電圧を 0～3V 変化させた場合のドレイン電圧とドレイン電 流の関係をシミュレーションする回路です。図(b)のように、電源電圧 V2 が 2V 以上では、 定電流特性を示し、ゲート電圧V1 の大きさにより、ドレイン電流が大きく変化しているこ とがわかる。 4-2 ｎ形ＪＦＥＴのゲート電圧-ドレイン電流特性 図(a)は、ｎ形 JFET でゲード電圧とドレイン電流の関係をシミュレーションする回路で す。図(b)からは、ゲート電圧の微小変化とドレイン電流の微小変化から相互コンダクタン スがわかります。

図(a) file: JFET-2.sxsch

J2N3819 Q1 5 V1 Q1-drain 10 V2 図( b)

図(a) file:JFET-1.sxsch

Ⓒ2012 Cdtlab 4-3 ｎ形 MOS-FＥＴのドレイン電圧-ドレイン電流特性 図(a)は、ｎﾁｬﾈﾙ MOSFET で、ゲード電圧を 4～8V 変化させた場合のドレイン電圧-電流 特性をシミュレーションする回路です。 4-4 ｎ形 MOS-ＦＥＴのゲート電圧-ドレイン電流特性 図(a)は、ｎﾁｬﾈﾙ MOSFET で、ゲート電圧とドレイン電流の特性をシミュレーションす る回路です。 図(b)は、ゲート電圧 V2 を変化させたときのドレイン電流の変化であり、ある電圧以上 で、ドレイン電流が流れるようになる。 図(a) file:MOSFET-1.sxsch 図( b) 図(a) file:MOSFET-2.sxsch _{図( b)}

Ⓒ2012 Cdtlab 電子回路(2)-4 4-5 JFET(2SK30A-Y)のゲート電圧-ドレイン電流特性 図(a)は、JFET(2SK30A-Y)で、 ゲード電圧とドレイン電流の関係をシミュレーションす る回路です。相互コンダクタンス𝑔𝑚は図(b)から、𝑔𝑚=∆𝐼_∆𝑉𝐷 𝑔= 0.8×10−3 0.4 =2.0× 10 −3 _[S] と読み取れる。 4-6 JFETT(2SK30A-Y)ソース接地交流増幅回路 図(a)は、JFET(2SK30A-Y)によるソース接地増幅回路の動作をシミュレーションするも のです 。 4-7 JFETT(4-7 2SK30A-Y)ソース接地増幅回路の周波数特性 図(a)は、JFET(2SK30A-Y)によるソース接地増幅回路で増幅利得の周波数特性をシミュ レーションするものです。 図(b) 図(a) file: 2SK30A-Source_g(B).sxsch

Q1-gate Probe2-NODE 1K R5 100k R4 440 R2 C2 1u J2SK30ATM-Y Q1 V1 15 V2 C1 1u C3 100u 500k R1 7.72k R3 図( b) dB 1K R5 100k R4 440 R2 C2 1u J2SK30ATM-Y Q1 V1 15 V2 C1 1u C3 100u 500k R1 7.72k R3

図(a) file: 2SK30A-Source_g(C).sxsch ID V_GS 図(b) file: 2SK30A-Source_g.sxsch ∆𝐼_𝐷 ∆𝑉𝑔 図( b)

Ⓒ2012 Cdtlab 4-8 JFETT(2SK30A-Y)のソース接地増幅回路の入力インピーダンス特性 図(a)は、JFET(2SK30A-Y)によるソース接地増幅回路で入力インピーダンスの周波数特 性をシミュレーションするものです。 4-9 JFETT(2SK30A-Y)のソース接地増幅回路の出力インピーダンス特性 図(a)は、JFET(2SK30A-Y)によるソース接地増幅回路で出力インピーダンスの周波数特 性をシミュレーションするものです。 4-10 JFETT(2SK30A-Y)のドレイン接地交流増幅回路 図(a)は、JFET(2SK30A-Y)によるドレイン接地増幅回路の動作をシミュレーションする ものです。

図(a) file: 2SK30A-Drain_g(B).sxsch

図(b) Probe2-NODE 1K R5 100k R4 1Meg R2 C2 1u J2SK30ATM-Y Q1 V1 15 V2 C1 1u 1Meg R1 7.5k R3 V1-pos 7.72k R3 500k R1 C3 100u C1 1u 15 V2 V1 J2SK30ATM-Y Q1 C2 1u 440 R2 100k R4 1K R5

図(a) file: 2SK30A-Source_g(D).sxsch

図( b) V1 1K R5 100k R4 440 R2 C2 1u J2SK30ATM-Y Q1 ₁₅ V2 C1 1u C3 100u 500k R1 7.72k R3 図(b) file: 2SK30A-Source_g(E).sxsch _図(b)

Ⓒ2012 Cdtlab 4-11 JFETT(2SK30A-Y)のドレイン接地増幅回路の入力インピーダンス特性 図(a)は、JFET(2SK30A-Y)によるドレイン接地増幅回路で入力インピーダンスの周波数 特性をシミュレーションするものです。 4-12 JFETT(2SK30A-Y)のドレイン接地増幅回路の出力インピーダンス特性 図(a)は、JFET(2SK30A-Y)によるソース接地増幅回路で出力インピーダンスの周波数特 性をシミュレーションするものです。 4-13 JFETT(2SK30A-Y)のドレイン接地増幅回路の周波数特性 図(a)は、JFET(2SK30A-Y)によるドレイン接地増幅回路で増幅利得の周波数特性をシミ ュレーションするものです。 7.5k R3 1Meg R1 C1 1u 15 V2 V1 J2SK30ATM-Y Q1 C2 1u 1Meg R2 100k R4 dB 1K R5

図(a) file: 2SK30A-Drain_g(E).sxsch _図(b)

図(a) file: 2SK30A-Drain_g(C).sxsch

100k R4 1Meg R2 C2 1u J2SK30ATM-Y Q1 V1 15 V2 C1 1u 1Meg R1 7.5k R3 図(b) 100k R4 1Meg R2 C2 1u J2SK30ATM-Y Q1 V1 15 V2 C1 1u 1Meg R1 7.5k R3 図(d) file: 2SK30A-Drain_g(D).sxsch 図(b)

Ⓒ2012 Cdtlab 電子回路(2)-5 5-1 トランジスタ(2SC1815GR)のカスコード接続 図(a)は、トランジスタ（2SC1815GR）をカスコード接続した回路。図(b)は、トランジス タ（2SC1815GR）のエミッタ接地増幅回路で、両方とも利得は同じにしてある。 図(c)は、シミュレーション結果で、カスコード接続（プローブ dB1）の周波数特性が良 いことがわかる。 dB1 1K R8 5k R9 190k R11 10k R12 100 R14 15 V3 V4 Q4 QC1815GR C4 1u C1 1u Q1 QC1815GR V2 15 V1 100 R6 10k R4 10k R2 190k R1 16.5k R3 5k R5 1K R7 Q2 QC1815GR C2 1u dB2 図(a) カスコード接続 図(b)エミッタ接地回路 図(c)シミュレーション結果 file：TR1815GR-Cascode.sxsch

Ⓒ2012 Cdtlab 5-2 トランジスタ(2SC1815GR)差動増幅回路 図(a)は、トランジスタ（2SC1815GR）による差動増幅回路のシミュレーション回路です。 図(b)のように各コレクタの出力信号は位相が 180°異なることがわかる。 5-3 JFET(2SK30A-Y)の差動増幅回路 1 図(a)は、JFET(2SK30A-Y)による差動増幅回路のシミュレーション回路です。図(b)は、 Q1 及び Q2 のドレインの出力波形ですが、少しアンバランスなのがわかります。 Q2-collector 15 V2 7.5k R3 5k R1 Q1 QC1815GR Q2 QC1815GR 5k R2 15 V1 V3 Q1-collector

図(a ) file: Tr1815GR-Differential(1).sxsch 図(b)

(a)

Ⓒ2012 Cdtlab 5-4 JFET(2SK30A-Y)の差動増幅回路 2 図(a)は、JFET(2SK30A-Y)による差動増幅回路で、ソースの抵抗の代わりに定電流源 I1 を使用した場合のシミュレーション回路です。図(b)は、Q1 及び Q2 のドレインの出力波形 ですが、バランスが取れているのがわかります。 5-5 カレント・ミラー回路 1 図(a)は、トランジスタによるカレント・ミラー回路のシミュレーション回路です。図(b) のように、電流源I1 とトランジスタ Q1 のコレクタ電流は 1：1 になっていることがわかる。 Q2-drain 15 V2 5k R2 J2SK30ATM-Y Q2 J2SK30ATM-Y Q1 5k R1 15 V1 AC 1 0 Sine(0 100m 1k 0 0) V3 Q1-drain 2m I1

図(a) file: 2SK30A-Differential(2) .sxsch 図(b)

Ⓒ2012 Cdtlab 5-6 カレント・ミラー回路 2(ウイルソン型） 図(a)は、ウイルソン型カレント・ミラー回路と呼ばれるもので、カレント・ミラー回路 を2 段に重ね、温度特性やミラー特性が改善している。 5-7 カレント・ミラー回路の応用 1(JFET 差動増幅回路の定電流） 図(a)は、JFET の差動増幅回路のソース電流の供給にカレント・ミラー回路を使用した もので、電流値を抵抗R5 によって設定できる。 2.00228m 200 R4 Q3 QC1815GR Q2-drain 15 V2 5k R2 J2SK30ATM-Y Q2 J2SK30ATM-Y Q1 5k R1 15 V1 AC 1 0 Sine(0 100m 1k 0 0) V3 Q1-drain Q4 QC1815GR 200 R3 6.97k R5

図(a) file: 2SK30A-Differential(3) .sxsch

図(b) 15 V1 Q3 Q2N2222 Q1 Q2N2222 Q2 Q2N2222 Q4 Q2N2222 1m I1 Q1-collector

Ⓒ2012 Cdtlab 5-8 カレント・ミラー回路の応用 2（JFET 差動増幅回路のアクティブ負荷） 図(a)は、JFET の差動増幅回路の負荷としてカレント・ミラー回路を利用したもの、図(b) は抵抗負荷（5KΩ）の場合の利得－周波数特性のシミュレーション回路です。 図(c)のように、抵抗負荷に比べて非常に利得が多く取れることがわかります。ただし、 周波数特性は、抵抗負荷に比べてカットオフ周波数が低くなるのが分かります。 図(a) file: 2SK30A-Differential(4) .sxsch 図(b) 図(c) dB1 5k R8 6.97k R6 200 R7 Q8 QC1815GR AC 1 0 Sine(0 2m 1k 0 0) V4 15 V5 J2SK30ATM-Y Q9 J2SK30ATM-Y Q10 Q11 QC1815GR 200 R10 2.00228m 15 V6 15 V2 Q5 QA1015GR 2.00229m 200 R4 Q3 QC1815GR 200 R2 J2SK30ATM-Y Q2 J2SK30ATM-Y Q1 200 R1 15 V1 AC 1 0 Sine(0 2m 1k 0 0) V3 Q4 QC1815GR 200 R3 6.97k R5 Q6 QA1015GR 5k R9 dB2

Ⓒ2012 Cdtlab 電子回路(2)-6 6-1 オペアンプによる非反転増幅回路 図(a)は、オペアンプの基本的な非反転増幅のシミュレーション回路です。 6-2 オペアンプによる反転増幅回路 図(a)は、オペアンプの基本的な反転増幅のシミュレーション回路です。 6-3 オペアンプによる加算増幅回路 図(a)は、オペアンプの加算回路のシミュレーションで、周波数の異なる正弦波の信号と -1V の DC 電圧を反転増幅回路で加算した場合のシミュレーションです。 10k R2 AC 1 0 Sine(0 1 1k 0 0) V3 15 V1 X1 TL072 15 V2 1K R1 X1-out

図(a) file: TL072_Non-Invert.sxsch 図(b)

図(a) file: TL072_Invert.sxsch

X1-out 1K R1 15 V2 X1 TL072 15 V1 V3 10k R2 V3-pos 図(b) 図(b) 図(a) file: TL072_Adder.sxsch

5 Sine(0 1 10k 0 0) V4 1K R3 1k R2 15 V1 X1 TL072 15 V2 1K R1 V3-pos 5 Sine(0 1 1k 0 0) V3 V4-pos -1 V5 1K R4 出力波形 入力波形

Ⓒ2012 Cdtlab 6-4 オペアンプによる減算増幅回路 図(a)は、オペアンプの減算回路のシミュレーションで、正弦波信号と 1V の DC 電圧で 減算した場合のシミュレーションです。 6-5 オペアンプによる積分回路 1（方形波応答） 図(a)は、積分回路に方形波の入力を入れ、出力を見るシミュレーションです。 6-6 オペアンプによる積分回路 2（ボーデ線図） 図(a)は、オペアンプによる積分回路の利得と位相の周波数特性をシミュレーションする 回路で、ボーデ・プーブを使用している。

図(a) file: TL072_Subtraction.sxsch

1K R4 1K R2 1 V4 15 V1 X1 TL072 15 V2 V3-pos 5 Sine(0 1 1k 0 0) V3 V4-pos 1K R1 1K R3 出力波形 入力波形 図(b) 図(b) 図(a) file: TL072_Integration.sxsch

図(a) file: TL072_Integration(2).sxsch

Ⓒ2012 Cdtlab 6-7 オペアンプによる微分回路 1(方形波応答) 図(a)は、微分回路に方形波の入力を入れ、出力を見るシミュレーションです。 6-8 オペアンプによる微分回路 2（ボーデ線図） 図(a)は、オペアンプによる微分回路の利得と位相の周波数特性をシミュレーションする 回路で、ボーデ・プーブを使用している。 6-9 オペアンプ TL072 の出力オフセット電圧 図(a)は、入力オフセット電圧をシミュレ ーションする回路事例です。 図(a)のように出力を 0V にするには、－ 1.0971μV を図(a)のように入力してやる必 要があり、この電圧が入力オフセット電圧と なる。 1.0971e-005 V3 15 V1 X1 TL072 15 V2 -273.219n

図(a) file: TL072_Input-VoffSet.sxsch

Probe3-neg ₁₀₀ R2 10k R1 AC 1 0 Pulse(-50m 50m 0 50n 50n 500.45u 1m) V3 15 V2 X1 TL072 15 V1 C1 500n X2 TL072 1K R4 1k R3 X1-out

図(a) file: TL072_Differentiation.sxsch 図(b)

Ⓒ2012 Cdtlab 6-10 オペアンプ RC4558 の出力オフセット電圧 6-11 オペアンプ RC4558 の出力オフセット電圧の改善 図(a)のような、入力を短絡した回路において、入力は 0V であるので、出力も 0 ボルト であって欲しいが、-1.416ｍV のオフセット電圧が出ている。そこで、抵抗 R3=R1//R2 を 図(b)のように挿入することで、オフセット電圧は 20.72μV に改善される。 6-12 オペアンプのオープン・ループ・ゲインの周波数特性 図(a)は、負帰還無の利得特性で、オープン・ループ・ゲインのシミュレーション。 6-13 オペアンプ TL072 の負帰還周波数特性 図(a)は、オペアンプを非反転増幅として使用したとき、帰還抵抗 R2 の値を変えてシミ dB 15 V2 X1 TL072 15 V1 AC 1 0 Sine(0 1 1k 0 0) V3

図(a) file: TL072_Gain.sxsch _図(b)

図(a)

file: RC4558_OutputOffset(1).sxsch

図(b)

file: RC4558_OutputOffset(2).sxsch

図(a) file: TL072_Gain(2).sxsch

(a)R2＝∞ (b)R2=100KΩ

(c)R2=10KΩ 図(b)

Ⓒ2012 Cdtlab ュレーションしたものです。 6-14 オペアンプによるボルテージ・フォロワの周波数特性 図(a)は、オペアンプを利得 1 のボルテージ・フォロワーとした時の周波数特性。 6-15 オペアンプによる AC 反転増幅回路 図(a)は、オペアンプを AC 反転増幅器として使用する場合の周波数特性のシミュレーシ ョンです。 6-16 オペアンプによる AC 非反転増幅回路 図(a)は、オペアンプを非反転増幅器として使用する場合の、周波数特性のシミュレーシ ョンです。 dB 15 V2 X1 TL072 15 V1 AC 1 0 Sine(0 1 1k 0 0) V3

図(a) file: TL072_Gain(3).sxsch 図(b)

X1 TL072 100k R4 C1 10u _10k R2 15 V2 15 V1 V3 1K R1 C2 1u C3 10p dB 図(a) file: TL072_AC_Gain(1).sxsch C3=10pF C3=100pF C1=10uF C1=1uF 図(b) C3=10pF X1 TL072 100k R4 C1 10u 10k R2 15 V2 15 V1 V3 1K R1 10k R3 C2 1u C3 10p dB 図(a) file: TL072_AC_Gain(2).sxsch C3=100pF C1=10uF C3=1uF 図(b)

Ⓒ2012 Cdtlab 6-17 オペアンプとダイオードによる理想ダイオード回路 1 図(a)は理想ダイオード回路のシミュレーションであり、図のように B 点（ダイオードを 含めた100%負帰還）は、0V から電流が流れ始めているのがわかる 6-18 オペアンプとダイオードによる理想ダイオード回路 2 図(a)は、6-17 項と逆向きの理想ダイオード回路のシミュレーション。 6-19 オペアンプとダイオードによる理想ダイオード回路 3 図(a)は、反転入力による理想ダイオード回路で、入力の負電圧が出力に正電圧として出 力される。 図(a) file: TL072_Ideal_diode(3).sxsch D1N4148 D2 500 R4 D1N4148 D1 15 V2 X1 TL072 15 V1 Sine(0 1 1k 0 0) V3 100 R1 R1-P 1k R2 1k R3 図(b) D1N4148 D1 15 V2 X1 TL072 15 V1 Sine(0 1 1k 0 0) V3 100 R1 R1-P A B B 点から負帰還 A 点から負帰還 図(a) file: TL072_Ideal_diode.sxsch 図(b) R1-P 100 R1 Sine(0 1 1k 0 0) V3 15 V1 X1 TL072 15 V2 D1N4148 D1

図(a) file: TL072_Ideal_diode(2).sxsch

Ⓒ2012 Cdtlab 6-20 オペアンプによる理想ダイオード回路の半整流動作 図(a)は、理想ダイオード回路で交流信号を半波整流する場合のシミュレーションです。 6-21 オペアンプによる理想ダイオード回路の全波整流動作 図(a)は、交流信号を理想ダイオード回路で全波整流する場合のシミュレーションです。 6-22 オペアンプとダイオードによる片側リミット回路 図(a)は、オペアンプの出力電圧をツｴナー・ダイオード D1（4.7V）を帰還回路に入れ制 限したもので、マイナス入力側はダイオードの0.6V 程度の電圧に制限される。 X1-inp R1-P 100 R1 AC 1 0 Sine(0 1 100 0 0) V3 15 V1 X1 TL072 15 V2 D1N4148 D1

図(a) file: TL072_Ideal_diode(4).sxsch

図(b) D1N4148 D2 V3-pos 10k R8 10k R6 20k R3 10k R2 R1-P 100 R1 Sine(0 1 100 0 0) V3 15 V1 X1 TL072 15 V2 6.8k R4 X2 TL072 10k R5 3.3k R7 D1N4148 D1

図(a) file： TL072_Ideal_diode(5).sxsch _図(b)

5k R3 10k R2 10k R1 0 V3 15 V1 X1 TL072 15 V2 BZX79-4V7 D1 X1-out 図(a) file：TL072_Limit(1).sxsch 0.6V 4.7V 図(b)

Ⓒ2012 Cdtlab 6-23 オペアンプとダイオードによる両側リミット回路 図(a)は、オペアンプの出力電圧をツｴナー・ダイオード D1,D2（4.7V）を帰還回路に入 れ制限したものである。 ±入力で、図(b)のように出力の電圧は±4.7V に制限される。 6-24 オペアンプによる可変リミット回路 図(a)は、ダイオード回路を利用した、制限電圧が設定できる回路のシミュレーションで、 V3,V5 の電圧を変えることで正電圧側と負電圧側の制限値を変えることができる。 6-25 オペアンプによる正入力対数回路 図(a)は、帰還回路にダイオードを入れた対数回路のシミュレーションです。 BZX79-4V7 D2 X1-out BZX79-4V7 D1 15 V2 X1 TL072 15 V1 0 V3 10k R1 10k R2 5k R3 図(a) file：TL072_Limit(2).sxsch 4.7V 4.7V 図(b) 10k R13 X2-out 10k R11 5 V5 3.3k R10 10k R9 X3 TL072 3 V3 D1N4148 D2 10k R8 10k R6 10k R3 10k R2 15 V1 X1 TL072 15 V2 3.3k R4 X2 TL072 10k R5 5k R7 D1N4148 D1 12 V4 D1N4148 D3 D1N4148 D4 10k R1 10k R12 図(c) file：TL072_Limit(3).sxsch 図(b) D1N4148 D1 X1-out 5 V3 15 V1 X1 TL072 15 V2 100k R1

Ⓒ2012 Cdtlab 6-26 オペアンプによる一次 LPF 回路 図(a)と図(b)は一次 LPF のシミュレーション例ですが、LPF を負帰還で構成する場合、 カットオフ周波数付近の特性は同じであるが、高域周波数では図(b)の場合一様に減衰して いないことがわかる。 6-27 オペアンプによる一次 LPF 回路の位相特性 図(a)は、一次 LPF の位相特性をシミュレーションしたものですが、Ⓐ点の位相は−𝜋₂で 一定になるのに、Ⓑ点の位相特性は更に回転している。これは、オペアンプの位相特性が 加算されていることによる。 6-28 オペアンプによる一次 HPF 回路 図(a)及び図(c)は、一次 HPF のシミュレーション例で、一般の直流阻止のコンデンサ・ カップリングと同じで、抵抗R1 とコンデンサ C1 及び抵抗 R2 とコンデンサ C2 の時定数 でカットオフ周波数が決まる。 dB C2 10n 15 V5 X2 TL072 dB AC 1 0 V3 10k R1 15 V2 X1 TL072 15 V1 C1 10n 15 V4 10k R2 10k R3 AC 1 0 V6 file: TL072_LPF(1).sxsch 図(a) 図 (b) (b) (a) 図 (c) Phase AC 1 0 V3 10k R1 15 V2 X1 TL072 15 V1 C1 10n Phase Ⓐ Ⓑ Ⓑ Ⓐ 図(a) file: TL072_LPF(2).sxsch 図 (b) 10k R3 dB 10k R2 X2 TL072 15 V5 dB AC 1 0 V3 10k R1 15 V2 X1 TL072 15 V1 C1 10n 15 V4 AC 1 0 V6 C2 10n 図(a) 図(b) (a) (b) file: TL072_HPF(1).sxsch 図 (c)

Ⓒ2012 Cdtlab 6-29 オペアンプによる一次 HPF 回路の位相特性 図(a)は、一次 HPF の位相特性をシミュレーションしたものですが、Ⓐ点の位相は 0°で 一定になるのに、Ⓑ点の位相特性は更に回転している。これは、オペアンプの位相特性が 加算されていることによる。 6-30 オペアンプによる一次 LPF 回路の縦続接続 図(a)は、RC による一次 LPF を三段従属接続した場合の特性をシミュレーションしている。 6-31 オペアンプによる一次 LPF の 2 段縦続接続と二次 LPF 図(a)は、RC 一次 LPF の従属接続と、図 (b)の二次バタワース LPF の特性比較のシ ミュレーションです。 AC 1 0 V9 dB AC 1 0 V3 10k R1 15 V2 X1 TL072 15 V1 C1 10n C2 10n X2 TL072 10k R2 C7 14.142n_10k R7 15 V8 X3 TL072 15 V7 C6 7.071n 10k R6 dB Ⓑ Ⓐ 図(a)一次 LPF の 2 段縦続接続 file: TL072_LPF-2B.sxsch 図(b)二次バターワース LPF Ⓑ Ⓐ 図 (c) Phase C1 10n 15 V1 X1 TL072 15 V2 10k R1 AC 1 0 V3 Phase Ⓐ Ⓑ 図(a) file: TL072_HPF(2).sxsch _図(b) Ⓐ _Ⓑ Ⓐ _Ⓑ Ⓒ Ⓐ Ⓑ Ⓒ 図(a) file: TL072_3-LPF.sxsch _図(b)

Ⓒ2012 Cdtlab 6-32 オペアンプによる一次 LPF の 3 段縦続接続と三次 LPF 図(a)の一次 LPF 三段接続と 3 次バター ワース LPF のシミュレーション比較であ り、Ⓑのグラフのように三次LPF では、減 衰特性－18dB/oct となっている。また高域 特性も2 次 LPF のように減衰特性の悪化が なく良好である。 6-33 オペアンプによる 1 次～5 次ﾊﾞﾀｰﾜｰｽ型 LPF の特性 オペアンプによる1 次から 5 次のバタワース LPF のシミュレーション比較です。 dB C8 10n X5 TL072 10k R8 10k R3 C4 2.025n 15 V4 X4 TL072 15 V5 10k R4 AC 1 0 V6 AC 1 0 V3 10k R1 15 V2 X1 TL072 15 V1 C1 10n C2 10n X2 TL072 10k R2 C3 35.468n C5 13.926n 10k R5 dB 図(a)一次 LPF の 3 段縦続接続 file: TL072_LPF-3B.sxsch 図(b)三次バターワース LPF Ⓐ Ⓑ Ⓐ Ⓑ 図(c) １次 ２次 ３次 ５次 C10 3.091n 15 V10 X5 TL072 15 V11 10k R10 dB 10k R11 C11 32.361n C5 2.025n 15 V8 X3 TL072 15 V9 10k R5 dB 10k R6 C6 35.468n C2 14.142n 10k R3 C1 10n 15 V1 X1 TL072 15 V2 10k R1 V3 dB V6 dB 10k R2 15 V5 X2 TL072 15 V4 C3 7.071n V7 10k R4 C4 13.926n C9 13.541n 10k R9 V12 C8 17.529n 10k R8 10k R7 X4 TL072 C7 4.213n (a)１次 LPF (b)2 次 LPF (c)3 次 LPF (d)5 次 LPF 1 次～5 次ﾊﾞﾀｰﾜｰｽ型 LPF の特性 file：TL072_LPF-1B-5B.sxsch

Ⓒ2012 Cdtlab 6-34 オペアンプによる 1 次～5 次ﾊﾞﾀｰﾜｰｽ型 HPF の特性 オペアンプによる1 次から 5 次のバタワース HPF のシミュレーション比較です。 6-35 オペアンプによる方形波発振回路 図(a)はオペアンプを使用した方形波発振回事例です。 １次 2 次 3 次 5 次 C10 10n dB 3.1k R10 X5 TL072 C11 10n 32.4k R11 14.1k R3 dB V3 10k R1 15 V2 X1 TL072 15 V1 C1 10n C2 10n 15 V6 X2 TL072 15 V5 7.07k R2 V4 dB C3 10n C4 10n 7.2k R4 V7 49.3k R6 C6 10n 15 V9 X3 TL072 15 V8 2.82k R5 dB C5 10n C9 10n 5.7k R9 15 V12 X4 TL072 15 V11 C8 10n 23.7k R8 V10 7.38k R7 C7 10n (a)１次 HPF (b)2 次 HPF (c)3 次 HPF (d)5 次 HPF 1 次～5 次ﾊﾞﾀｰﾜｰｽ型 HPF の特性 file：TL072_HPF-1B-5B.sxsch X1-inp BZX79-4V7 D2 3k R4 2k R3 C1 200n 15 V2 X1 TL072 15 V1 100k R1 10k R2 BZX79-4V7 D1 D2-N X1-inn 図(a) file：TL072_Rectangular_OSC.sxsch 図(b) 𝑉𝑂𝐻 𝑉𝑂𝐿 𝑉_𝑆𝐻 𝑉𝑆𝐿

Ⓒ2012 Cdtlab 6-36 オペアンプによるウイーンブリッジ正弦波発振 図(a)はウイーンブリッジ型のオペアンプを使用した正弦波発振回路のシミュレーション です。 6-39 ウイーンブリッジ正弦波発振回路用 BPF の特性 図(a)はウイーンブリッジ正弦波発振回路の周波数を決定するバンドパス・フィルタの周 波数特性のシミュレーションです。 グラフのように位相が0°でゲインが最大になり、この時の減衰量が－dB です。したが ってオペアンプのゲインは9dB 以上必要であることがわかる。このようにオペアンプの入 力と出力が同相になり、更に利得が減衰量を上回ることで発信が継続される。 D1N4148 D2 3k R5 1K R4 C2 10n 10k R2 15 V2 X1 TL072 15 V1 10k R1 C1 10n 5k R3 D1N4148 D1 X1-out 図(a) file：TL072_Sin_OSC.sxsch _図(b) C4 10n AC 1 0 Sine(0 1 1k 0 0) V3 10k R6 C3 10n 10k R7 =OUT/IN IN OUT 図(a) file：Sin_OSC_BPF.sxsch 図(b)

Ⓒ2012 Cdtlab 電子回路(3)-1 7-1 トランジスタの Ib-Ic 特性 図(a)はトランジスタのベース電流とコレクタ電流の関係をシミュレーションする回路で す。ON 時は、飽和領域で使用する。 7-2 トランジスタのスイッチング動作 図(a)は、矩形波信号をトランジスタのベースに加えた状態をシミュレーションする回路 です。 7-3 トランジスタのスイッチング動作の高速化 図(a)は、V2 の周波数が 1MHz の場合の、シミュレーションです。スピードアップ・コン デンサC1 でスイッチング応答の改善が得られる。 1K R1 5 V1 1m I1 Q1 Q2N2222 Q1-collector 飽和領域 比例領域 図(b) 図(a) file: Tr_Ib_Ic.sxsch

V2-pos V2 10k R2 Q1 Q2N2222 5 V1 1K R1 Q1-collector 図(a)file:Tr_ON_OFF.sxsch 図(b)

図(a) file: Tr_ON_OFF(2).sxsch

C1=10pF C1=0pF Input V2 Q1-collector 1K R1 5 V1 Q1 Q2N2222 10k R2 V2 V2-pos C1 10p 50k R3 図(b)

Ⓒ2012 Cdtlab 7-4 MOS-FET の Vg-Id 特性 図(a)は MOS-FET のゲート電圧とドレイン電流の関係をシミュレーションした回路です。 ON 時は、図(b)の飽和領域で使用する。 7-5 MOS-FET のスイッチング動作 1 図(a)は、MOS-FET をスイッチング回路として、入力にパルス信号を加えた時のシミュ レーションです。 7-6 MOS-FET の高速スイッチング動作 図(a)は、信号源に直列に抵抗を入れた場合のシミュレーションで、図(b)グラフの下側は、 抵抗R2=0Ωの場合、上側が抵抗 R2=500Ωの場合です。 5 V2 12 V1 IRF530 Q1 100 R1 Q1-D

図(a) file: FET_Vg_Id.sxsch

図(b) 飽和領域 100 R1 IRF530 Q1 12 V1 5 Pulse(0 10 0 5u 5u 500u 1m) V2 Q1-G Q1-D 図(a) file:FET_ON_OFF.sxsch 図(b) Q1-D V2 12 V1 IRF530 Q1 100 R1 500 R2 図(a) file:FET_ON_OFF(2).sxsch _図(b)

Ⓒ2012 Cdtlab 7-7 リレー駆動回路 図(a)は、逆起電力保護用ダイオードの効果をシミュレーションしたもので、図(b)上側の 波形はダイオード無、下側の波形はダイオーソ有の場合で、ダイオードがある場合はスパ イク状の逆起電力が抑えられていることがわかる。 7-8 MOS-FET による H ブリッジ回路 図(e)は、MOS-FET の H ブリッジ回路の動作をシミュレーションしたもので、図(b)の波 形(A),(B)は正転/逆転の信号、波形(C)は PWM 信号です。波形(D)は、負荷抵抗 R1 の電圧 であり、正転/逆転において負荷抵抗 R1 に供給される電圧の向きが反転していることがわ かる。 Q1-collector 100 R1 5 V2 V1 Q1 Q2N2222 10m L1 10k R2 10k R4 10m L2 Q2 Q2N2222 V4 5 V3 100 R3 Q1-collector D1N4148 D2

図(a) file: Relay_SW_D.sxsch

V1-pos 10k R17 10k R14 V1 20k R13 20k R11 20k R9 20k R7 20k R5 10k R3 100 R1 Q9 Q7 Q5 RFD15P05 Q3 IRF530 Q1 IRF530 Q2 RFD15P05 Q4 Q6 Q8 Q10 10k R2 20k R4 10k R6 10k R8 10k R10 10k R12 10k R15 10k R16 12 V2 V3 V4 V3-pos V4-pos 図(a) file：MOS-FET_Hbridge.sxsch (A) (B) (C) (D) 図(b) 図(b)

Ⓒ2012 Cdtlab 電子回路(3)-2 8-1 トランジスタによる B 級 SEPP 回路 図(a)は B 級 SEPP 回路のシミュレーションです。図(b)のように、クロスバー歪が見える。 8-2 トランジスタによる AB 級 SEPP 回路 図(a)は AB 級 SEPP 回路のシミュレーションです。図(b)のように、クロスバー歪は改善 されている 8-3 トランジスタによる A 級 SEPP 回路 図(a)は、A 級 SEPP 回路のシミュレーションです。Q1 及び Q2 ともに歪は少ない。 0.7 V4 IPROBE1 B-emitter V3 100 R1 12 V1 Q1 QC1815GR Q2 QA1015GR 12 V2 IPROBE2 0.7 V5

図(a) file: Tr_SEPP_AB.sxsch _図(b)

クロスバー歪

図(a)

file: Tr_SEPP_B.sxsch 図(b)